


朱庆保 张正兰 张颖超 编著

微机原理与 接口技术



南京大学出版社

微机原理与接口技术

朱庆保 张正兰 张颖超 编著

南京大学出版社

内 容 简 介

本书以 8086 ~ Pentium III 微机为主讲机型, 以较完整的体系反映了当代微机的基本原理和接口技术, 并体现了现代技术在微机中的应用。为拓宽读者视野和提高读者实际工作能力, 本书注意了理论联系实际, 注意了原理和应用相结合, 突出了实用技术。作为教科书, 注意了合理的知识结构, 力争内容全面, 基本概念清楚, 使学生掌握较宽厚的基础知识和较系统的整机概念。

全书共分 13 章, 内容包括微机系统的基本构成及基本工作原理、微处理器、指令系统、存储系统、输入输出、中断系统、并行接口芯片及应用、可编程定时器计数器、键盘显示及其接口、串行通讯、总线、A/D、D/A 转换及其接口。第十二章讲述了从 80286 到 Pentium III 微处理器的改进、发展和采用的现代技术及新增指令。

本书可作为大、专院校计算机专业和非计算机专业的微机原理、接口技术或微机原理与接口技术等课程的教科书, 也可作为高等职业教育、成人教育以及各类微机人员教学和学习的参考用书。

图书在版编目(CIP)数据

微机原理与接口技术 / 朱庆保等编著. —南京: 南京大学出版社, 2001.4

ISBN 7-305-03700-1

I . 微... II . 朱... III . ①微型计算机—理论②微型计算机—接口 IV . TP36

中国版本图书馆 CIP 数据核字(2001)第 18061 号

书 名 微机原理与接口技术

编 著 者 朱庆保 张正兰 张颖超

出版发行 南京大学出版社

社 址 南京汉口路 22 号南京大学校内 邮编 210093

电 话 025 - 3596923 025 - 3592317 传真 025 - 3303347

网 址 www.njupress.com

电子函件 nupress1@public1.ptt.js.cn

经 销 全国各地新华书店

印 刷 丹阳教育印刷厂

开 本 787×1092 1/16 印张 21 字数 537 千

版 次 2001 年 4 月第 1 版 2002 年 2 月第 2 次印刷

印 数 5001—7000

ISBN 7-305-03700-1/TP·218

定 价 29.80 元

* 版权所有, 侵权必究

* 凡购买南大版图书, 如有印装质量问题, 请与所购
图书销售部门联系调换

前　　言

随着集成电路和超大规模集成电路的迅速发展,微处理器和有关半导体器件的集成度成倍翻番,价格迅速下降,导致了不断把过去用于大中型机的现代技术下移到微机中来。相应地,微机总线宽度不断翻番,总线体系结构不断改进和发展。这种日新月异的飞速发展,使微机应用几乎扩展到人类社会的所有领域,促进了各个专业技术的进步和发展,并正在急剧地改变着社会生产和社会生活面貌。学好微机成为各行各业和大中专院校学生的共识。而从微机原理和接口技术方面学好微机是从高层次应用好微机和充分利用、开发微机软硬件资源的关键。

我们在微机原理与接口技术的教学中深深感到,要使学生走上社会即能服务于社会,很快就能熟练地应用微机并能进行项目开发,就必须理论联系实际,学以致用,所学知识能较系统地反映当代微机的技术特征及应用技术。为此,我们编写了《微机原理与接口技术》一书。本书以微机发展的主流 CPU 8086 ~ PentiumⅢ为主讲体系,力图使学生较全面系统的建立起整机概念,并能反映现代微机的最新动态和最新技术。为了达到理论联系实际,本书尽可能地突出原理与应用相结合,突出学生基本技术技能的培养,包括硬件分析、设计和调试能力。从另一个方面,作为教科书,必须有合理的知识结构和层次,不仅内容力争全面,系统完整,而且要基本概念清楚,使学生掌握较扎实的基础知识和较系统的整机概念。我们从便于教学和自学及适应各种层次读者的需要出发,在写作上力求深入浅出,通俗易懂,体系安排则尽可能由浅入深。

第 1~9 章为基本原理及接口技术。其中第 1 章建立起微机的多种基本概念和简单微机的整机概念及基本工作原理以作为基础。第 2~9 章以 PC 系列微机为主线,讲述了有关原理和相关的接口技术。这一体系反映了微机系统的微处理器、指令系统、存储系统、输入输出、中断系统、并行接口芯片、定时器/计数器、键盘、显示及其接口。第十章为串行通讯的有关知识和 8251 的编程方法。第十一章简要介绍了微机系统的总线技术。第十二章主要介绍了 80286 到 PentiumⅢ 微处理器所采用的不同于 8086 的现代技术及其工作方式,并介绍了从 80286 到 PentiumⅢ 微处理器的改进及新增指令。第十三章重点介绍了 A/D 与 D/A 的工作原理及有关接口技术。

不同的学校开设的前期课程差异较大,对本课程安排的课时数差异也较大,因此,为了兼顾不同学校和不同专业的不同的教学要求,及兼顾到系统的完整性,本书内容较为系统全面。因此,有些章节可根据不同课程的开设情况和教学要求选学。

本书由朱庆保主编,张正兰、张颖超副主编。其中第一、二、四、十一、十二章由朱庆保写作,第三、七、八、十章由张正兰写作,第五、六、九、十三章由张颖超写作。孙燕老师对本书提出了一些建设性意见,在此,表示衷心感谢!

由于编者水平有限,书中难免有错误和不妥之处,恳请同行专家不吝指教及广大读者批评指正。

编　　者

2000 年 10 月于南京

目 录

绪 论	(1)
一、微型机发展概述	(1)
二、微型机的分类与应用	(2)
第一章 微型计算机基础	(4)
1.1 计算机中常用数字部件	(4)
1.2 微型计算机基础	(12)
练习与思考	(22)
第二章 微型计算机的微处理器	(24)
2.1 8086/8088 微处理器的特点	(24)
2.2 8086/8088 的存储器组织和 I/O 组织	(24)
2.3 8086/8088 的结构	(26)
2.4 8088/8086 微处理器的程序执行过程	(28)
2.5 8086 系统的存储器读写操作过程	(29)
2.6 8086/8088 的最大模式与最小模式	(31)
2.7 8086/8088 引脚信号	(32)
2.8 8088/8086 CPU 最小工作模式系统与总线读写操作时序	(33)
2.9 最大工作模式系统	(37)
练习与思考	(41)
第三章 微型计算机的指令系统	(44)
3.1 寻址方式	(44)
3.2 指令系统	(48)
3.3 汇编语言	(74)
练习与思考	(78)
第四章 存储器技术	(80)
4.1 半导体存储器	(80)
4.2 高速缓冲存储器	(96)
4.3 虚拟存储器	(101)
练习与思考	(104)
第五章 输入输出的基本方式和中断技术	(105)
5.1 CPU 和外设之间数据传输的基本方式	(105)
5.2 中断的基本概念及其应用	(108)
5.3 中断系统的功能和中断优先级	(110)

5.4 8086/8088 的中断操作	(113)
5.5 中断响应过程与时序	(116)
5.6 中断控制器 8259A	(123)
练习与思考	(135)
第六章 输入输出的接口技术	(137)
6.1 I/O 接口	(137)
6.2 I/O 端口及其编址方法	(140)
6.3 输入输出的接口技术	(141)
6.4 DMA 控制器芯片 Intel 8237A 及接口设计	(149)
练习与思考	(158)
第七章 并行接口及其应用	(160)
7.1 可编程的并行接口 Intel 8255A	(160)
7.2 8255A 的编程与应用	(164)
练习与思考	(171)
第八章 计数器/定时器	(172)
8.1 8253/8254 芯片	(172)
8.2 8253 的应用举例	(177)
8.3 定时发声接口及其编程	(179)
练习与思考	(183)
第九章 常用外设接口与电路设计	(184)
9.1 外设的分类	(184)
9.2 键盘及其与主机的接口	(184)
9.3 显示器及其接口	(189)
9.4 打印机及接口技术	(200)
练习与思考	(211)
第十章 串行通信接口及其应用	(212)
10.1 串行通信基础	(212)
10.2 串行接口标准与串行通信连接方式	(218)
10.3 串行接口芯片 Intel 8251 及应用	(221)
练习与思考	(237)
第十一章 总线技术	(239)
11.1 总线标准与总线体系结构	(239)
11.2 PC 系列微机总线与总线体系结构	(243)
11.3 局部总线与局部总线体系结构	(246)
11.4 其它总线接口标准简介	(251)
练习与思考	(252)
第十二章 从 80286 到 Pentium III 处理器	(253)
12.1 从 8086 到 Pentium III 微处理器发展概述	(253)
12.2 流水线技术	(254)

12.3 精简指令系统计算机 RISC	(261)
12.4 Intel 80486 和 Pentium 微处理器中的高速缓冲存储器	(263)
12.5 80X86 的虚拟存储管理与多任务、多用户系统	(266)
12.6 80286 ~ Pentium III微处理器中的特权与保护	(275)
12.7 80X86 的工作方式	(279)
12.8 从 80286 到 Pentium 微处理器及其新增指令	(281)
12.9 从 Pentium Pro 到 Pentium III处理器的改进与发展	(289)
练习与思考	(292)
第十三章 A/D、D/A 转换技术及其接口设计	(293)
13.1 含有 A/D、D/A 转换的接口	(293)
13.2 数/模(D/A)转换器及其与主机的接口	(298)
13.3 模/数(A/D)转换及其与主机的接口	(309)
13.4 微机应用系统设计	(316)
练习与思考	(325)

绪 论

电子计算机通常按体积、性能(诸如运算速度、字长、存储容量及输入输出能力等)和价格分为巨型机、大型机、中型机、小型机和微型机。这种划分并没有一个一成不变的严格标准,由于计算机性能在日新月异地变化,划分标准也在不断改变。例如,70年代巨型机的标准是速度超过每秒运算1000万次(100MIPS),存储容量超过1000兆(外存),价格1000万美元以上,但到了80年代,巨型机的速度超过每秒运算1亿次(10MIPS)以上。尤其是随着超大规模集成电路(VLSI)的出现和发展,芯片集成度不断提高,器件价格不断下降,使得过去在大、中、小型机中才采用的技术(诸如流水线技术、高速缓冲存储器技术、虚拟存储器管理技术、多处理器并行处理技术及精简指令集系统RISC等),下移到微型机系统中来,因而使大、中、小、微型计算机的分界面不断发生变化,界限随时代的发展而趋向消失。因此,从系统结构和基本工作原理上说,微型机与大、中、小型计算机并没有本质上的区别。其主要不同点是:从结构上看,微型计算机的中央处理器(CPU)是集成在一小块硅片上的,而大中型计算机的CPU可以由相当多的电路或集成电路组成。为了区别于大、中、小型计算机的CPU,称微型计算机的CPU芯片为微处理器MPU(MicroprocessingUnit或Microprocessor)。通常在微型计算机中直接用CPU表示微处理器。从用途上看,大、中、小型计算机主要是面向多用户多任务系统设计并能从事复杂的科学计算。而微型机主要是面向控制对象或主要是面向单人使用的个人计算机,其功能和性能虽然没有大、中、小型机强大,但具有结构简单、灵活、可靠性高(由于元件少,器件数目少)、体积小、重量轻、价格低及应用面广等特点。显见,虽然本书以微型机为范例和主线,但介绍的一些基本原理也适于大、中、小型机。

一、微型机发展概述

1971年美国Intel公司生产出第一个4位的微处理器4004并宣布微型计算机MCS-4研制成功,接着8位处理器8008又被开发出来。这些芯片的集成度约在2000器件/片,时钟频率为1MHz,平均指令执行时间约 $20\mu s$,这就是第一代微处理器。1973~1977年,许多处理器厂推出了第二代微处理器,其代表产品是Intel公司的8080/8085,Zilog公司的Z80,Motorola公司的6800/6802,Rockwell公司的6502。这些处理器字长为8位,集成度5000器件/片~10000器件/片,时钟频率为2~4MHz,指令周期1~ $2\mu s$ 。1978~1979年,一些厂家推出了性能可与过去中档小型计算机相比的16位处理器,具代表性的芯片是Intel公司的8086/8088,Zilog公司的Z8000以及Motorola公司的M68000。这些处理器的集成度20000器件/片~60000器件/片,时钟频率为4~8MHz,指令周期0.5μs。人们将这些微处理器称为第一代超大规模集成电路的微处理器或第三代微处理器。1983年,Intel公司又推出了高性能的16位微处理器80186和

80286。1985年32位的微处理器80386及M68020推出市场,集成度达45万个晶体管/片,时钟频率达40MHz,1989年推出了80486,1993年Pentium问世,其集成度高达310万个晶体管/片。

1981年以来,IBM公司先后推出了采用以8088CPU为核心的个人计算机(Personal Computer),即IBM PC和IBMPC/XT,以后相继推出了以80286和80386CPU为核心的PC/AT机。目前以Pentium微处理器为核心的微型机也显得落后了,而大量应市的是基于PentiumⅢ微处理器的超级微型计算机。

二、微型机的分类与应用

微型计算机由微处理器、存储器和配套的输入输出接口以及系统总线等组成。用户可以按不同的应用要求,配置相应的外部设备和系统软件以构成一个完整的计算机系统。

如果按所用微处理器的字长划分,可分为4、8、16、32和64位机。

从微型计算机的结构形式划分,可分为单片机、单板机和多板机(或个人计算机)。

单片微型计算机简称单片机。是把微型计算机的主要部件——微处理器、一定容量的存储器及输入输出接口电路都集成在一块芯片上的单芯片式微型计算机。

单片机的应用可分为单机应用和多机应用。单机应用主要广泛应用于智能产品、智能仪表、简单的测控系统、经济型数控机床和智能接口等等。多机应用是单片机在高科枝领域中的主要应用模式,这种多机系统,单片机作为面向对象的控制核心,若干个单片机和系统主机组装成集散型或分布式控制系统。例如,在机器人的计算机多机控制系统中,机器人的感觉系统、姿态控制系统、遥控系统和行走系统都可以分别由一片单片机组成的应用系统来承担。再用一片单片机来完成它们之间的协调管理。这样五片单片机就可以构成一个机器人的计算机简易控制系统。

单板微型计算机简称单板机。是将微处理器、一定容量的存储器(包括ROM和RAM)、输入输出接口、辅助电路和简单的输入输出设备(如键盘和数码显示器等)通过总线全部安装在一块印刷电路板上的单板式微型计算机。单板机由于结构简单,价格便宜,目前主要用于实验室,其它用途类似于单片机。

多板机是将CPU模块、存储器模块和输入输出接口模块等插到带电源的机箱底板上,通过底板上的系统总线互相连接而组成的微型计算机。其典型代表是STD总线的工业控制机。应用最为广泛的PC系列微机也属于多板结构。

PC(Personal Computer)机指那些小型化较为便宜并且是为单人使用或每次只能有一个人使用而设计的“个人”计算机。PC这一称呼最早用来专指IBM公司推出的第一批以8088CPU为核心的“个人”计算机,现人们常把基于86系列的微机称为PC系列微机。

目前,微型计算机的应用范围几乎涉及人类社会的所有领域:从国民经济各部门到个人家庭生活,从军事部门到民用部门,从科学教育到文化艺术,从生产领域到消费娱乐,无一不是微机应用的天下,简要的归纳为如下几个方面:

- (1) 科学计算:随着微机性能提高,现在在各个学科中,也常用微机进行科学计算。
- (2) 自动控制:目前在各个领域,自动控制进入了以微机为控制核心的新阶段。
- (3) 测量和测试:在这一领域,用微机对测试设备进行控制并进行数据采集和处理。
- (4) 信息处理:包括图象、声音、文字等各类信息处理。如微机网络通讯和管理等。

- (5) 教育和卫生:如多媒体微机辅助教学、各种先进的微机医疗设备和专家系统等。
- (6) 人工智能:人工智能又称智能模拟,就是要使计算机能模仿人的高级思维活动。
- (7) 计算机辅助设计与计算机辅助制造及用于家用电器等等。

第一章 微型计算机基础

一个实际的微型计算机的电路结构是相当复杂的，对于初学者来说，从一个实际的高档微机了解它的构成和程序的执行过程会感到不知所措而事倍功半。因此，本章首先简单介绍计算机中常用的几种数字部件，再从一个最简单的微机构成和工作过程入手，建立指令系统、时序、I/O 接口、软件和硬件及整机等方面的基本概念。

1.1 计算机中常用数字部件

数字计算机主要使用数字电路，它是一种开关电路，通常每个开关元件只取通断两种状态，用 0 和 1 表示，信号也只有两种状态高电平和低电平，也用 0 和 1 表示。在计算机中通常用逻辑图表示逻辑关系。逻辑图是用一系列的逻辑符号及它们之间的联系而构成的电路图，它只反映电路中的逻辑功能而不反映电路的电气参数和性能，但它可以将实际电路中的逻辑功能层次分明地表现出来，它的输出与输入的关系就是相应的逻辑函数。逻辑门是逻辑图中最基本的逻辑符号，它表示一种逻辑关系，也可理解为它是表征完成这一逻辑关系的数字门电路。通常各种逻辑门组成的无记忆能力的逻辑电路称组合逻辑。由触发器等有记忆功能的器件组成的逻辑电路称时序逻辑。

在逻辑电路中，有两种逻辑体制，用逻辑“1”表示高电位，用逻辑“0”表示低电位，称为正逻辑体制。用“1”表示低电位，用“0”表示高电位，为负逻辑体制。为简便，本书中凡高电位都用 1 表示，低电位都用 0 表示，不再另行说明。

尽管数字电路发展迅猛，集成度不断提高，但它仍依赖于一些基本的原理，因此，本章简要介绍一些计算机中常用的最基本的数字部件的基本工作原理及功能，以便为读者建立一些计算机的硬件基础知识。

1.1.1 三态输出电路

所谓三态，指输出电路具有三种稳态即 1 态（高电平状态）、0 态（低电平状态）和第三态——高阻态（或称悬浮态），因此又称三态门电路。它的逻辑符号如图 1-1A 所示。

用两个 NMOS 场效应管和两个或非门及一个非门即可组成一个三态门，如图 1-1B 所示。其中，E 为选通端，A 为输入端，B 为输出端。其工作原理如下：

(1) $E = 1$, U_0 输出为 0。A 有如下两种可能的取值：

① $A = 0$, U_2 的输入均为 0, 其输出 $G_2 = \overline{\overline{E} + A} = \overline{0 + 0} = 1$, 使得 T_2 管导通。 U_1 的两个输入端一个为 1, 一个为 0, 故输出 $G_1 = \overline{G_2 + \overline{E}} = \overline{1 + \overline{1}} = 0$, 使得 T_1 管截止, $B = 0$ 。

② $A = 1$, U_2 的输出 $G_2 = \overline{\overline{E} + A} = \overline{0 + 1} = 0$, 使 T_2 管截止, $G_1 = \overline{G_2 + \overline{E}} = \overline{0 + \overline{1}} = 1$, T_1 导通, $B = 1$ 。

(2) $E = 0$, U_0 的输出为 1, 不管 A 为何值, U_1 和 U_2 的输出 G_1, G_2 均为 0, 使得 T_1, T_2 管全




图 1-1 三态输出电路及符号

部截止,如果是理想的截止状态,其截止阻抗为无穷大,相当于 T_1, T_2 断开, B 就成为与谁都不连接的悬浮状态,即为高阻态。尽管 T_1, T_2 达不到理想的截止状态,但 NMOS 管的截止阻抗相当大,可完全满足实用要求。

1.1.2 寄存器

在数字系统中,经常用到存放数码的部件,这种部件称为数码寄存器。我们已经知道,双稳态触发器就是一种具有记忆功能的单元电路,一个触发器能存储一位二进制信息。用 8 个 R-S 触发器能存储 8 位二进制信息,即构成一个 8 位的寄存器。用 n 个触发器组合起来,就可以存储 n 位二进制数,再配以具控制作用的门电路,以达到只有当收到寄存指令时,才把输入的数码存储起来。收到读出指令时才把数据读出来。

现在我们用四个基本 R-S 触发器、四个与非门和四个三态门组成一个四位的数码寄存器来说明寄存原理。其电路组成如图 1-2 所示,工作原理如下:




图 1-2 四位数码寄存器

在接收数码信号之前,先在 \bar{C} 端加入置 0 脉冲,使四个 R-S 触发器置 0。四个与非门 G_0, G_1, G_2, G_3 为输入控制门,欲寄存的四位二进制数 $I_0 I_1 I_2 I_3$ 分别加到 G_0, G_1, G_2, G_3 的输入端,当寄存指令 \bar{W} 为 0(低电平)时, G_0, G_1, G_2, G_3 的输出为 1(高电平),四个 R-S 触发器保持原态不变(存储原信息不变)。当寄存指令或称写入指令来到后, \bar{W} 为 1(高电平), $G_0 \sim G_3$ 的

输出分别为 S0 ~ S3。设四位输入信息为 1101(即 I0 = 1, I1 = 0, I2 = 1, I3 = 1), 由于 R0、R1、R2、R3 为 1, S0、S2、S3 为 0, 所以 Q0、Q2、Q3 置为 1, S1 为 1, Q1 保持原态 0 不变, 即 Q3 ~ Q0 变为 1101。寄存指令撤消后($\bar{W} = 0$ 变为低电平), Q3 ~ Q0 不再随输入变化, 这样, 寄存器就把输入数码存起来了。

平时, 读出指令 \bar{R} 为高电平, 四个三态门 U0 ~ U3 处高阻态(可认为在逻辑上与总线断开, 三态门上的小圆圈表示低电平有效)数据不能读到总线上。当需读数据时, 发出读指令, 使 \bar{R} 为低电平, Q0 ~ Q3 的信息即可输出到 U0 ~ U3 的输出端。

这种输入输出方式, 称为并行输入并行输出方式。这个电路有一个很大的缺点, 每次寄存之前, 必须清 0, 否则数码 0 将不能存入。在这里旨在说明信息存储的基本原理方法以建立寄存数据的基本概念。

1.1.3 总线驱动器与地址译码器

1. 总线的基本概念

为了说明三态缓冲器和总线驱动器等, 我们先用一个简单的原理图建立一些总线的基本概念。有关总线的进一步讨论在后续章节中进行。




图 1-3 总线结构数据信息传输示意图

所谓总线, 就是一组公用的传递信号的连线, 例如, 有四个图 1-2 所示的四位的寄存器, 分别输出 D3 ~ D0 四位二进制信息, 要求其中任意一个寄存器能与另外三个寄存器进行数据传送, 按照常规的接线方法, 对每个寄存器而言都需要三组数据连线, 每组 4 条线, 共需 12 条线。如果相连的器件较多, 需要的连线不仅多而且连接复杂。现在我们把 4 个寄存器用一组线(4 条)相连, 所有的 D0、D1、D2、D3 位各用一根线相连, 如图 1-4 所示。同时, 输入端 I0、I1、I2、I3 也分别连到数据总线 DB0 ~ DB3 上(图 1-4 中未画出)。这样用 4 条数据线即可实现上述传送要求。这 4 条线即为 4 个寄存器的公用信息传输线, 称之为数据总线。通常, 把总线使用的线数称为总线宽度。本例使用了 4 条线, 称总线宽度为 4。

使用总线结构, 使连接、设计简单, 功能扩展容易, 但如果 4 个寄存器同时通过总线传送数据, 信息在总线上发生冲突而无法传送, 因此, 在某一时刻, 只允许一组器件与总线相接, 只有这一组器件的信息在总线上流动, 而其余器件应让出总线(脱离总线), 也就是说, 应该按照一定的时间顺序(时序)分时应用总线。这就要求挂在总线上的器件应具三态功能, 当需要传送信息时, 使其与总线相接, 通过总线完成传送, 不需传送信息时, 控制它处高阻态(在逻辑上与总线脱离), 以便让出总线给其它器件使用。

本例中的四个寄存器均有三态输出门,分别由 $\overline{R_A}$ 、 $\overline{R_B}$ 、 $\overline{R_C}$ 、 $\overline{R_D}$ 控制。输入则由寄存器指令 $\overline{W_A}$ 、 $\overline{W_B}$ 、 $\overline{W_C}$ 、 $\overline{W_D}$ 控制。这8个信号由总线控制器发出,分别通过8条控制线加到四个寄存器的控制端。这些控制信号按次序排列起来可称为控制字 CON:

$$CON = \overline{R_A} \ \overline{W_A} \ \overline{R_B} \ \overline{W_B} \ \overline{R_C} \ \overline{W_C} \ \overline{R_D} \ \overline{W_D}$$

由控制器改变控制字即可改变信息的流向,同时控制器给出若干约束,某些控制字禁止出现,保证在某一时刻只有一对寄存器在交换信息。例如:当 $CON = 01101111$ 时,即 $\overline{R_A} = 0$,寄存器 A 的数据被读到总线上,此时其它寄存器的控制信号为 1,禁止输入输出,只有 $\overline{W_B} = 0$,寄存器 B 允许输入,即把总线上的数据(寄存器 A 的输出)存到 B 寄存器。这样就实现了 A 到 B 的传输。下一时刻,需 C 寄存器到 A 寄存器传输时,只要令 $CON = 10110111$ 即可实现,请读者自行分析。

上述方式的控制线数量仍然太多,因此在实际应用中,四个寄存器可公用一条写信号线和一条读信号线,而为每个寄存器分配一个地址号,通过地址号来指定哪些寄存器进行信息传送。

计算机是通过总线传送信息的。在简单微机中,微处理器直接管理和控制总线,并发出读写控制信号。存储器和外部设备的数据交换一般是通过微处理器间接进行的,也就是微处理器先从存储器读入数据再送到外设或反之。较复杂的微机则使用专门的总线控制器来管理和控制总线的使用,并由控制器发出读写控制信号。

2. 地址译码器

在图 1-3 中,每个寄存器都有读和写两条控制线连到控制器,若寄存器的数量较多时,则使控制器发出的控制线的条数也很多。在实际的微机系统中有许多输入输出端口和存储器的存储单元,每个 I/O 端口和存储单元相当于图 1-3 中的一个寄存器。很显然,每个单元都用两条控制线连到控制器是不现实的,因此,其控制信号也公用一组线,称控制总线。那么如何区分和控制不同的存储单元或端口呢?为此,给每个单元或端口编了号,这就是它们的地址,微处理器为了从这些单元或端口中取出一个数或存一个数,先发一个地址号,通过一组称为地址总线的专用于传送地址信息的公共连线,送到这些单元。存储单元或 I/O 口如何识别这个地址号呢?这就是地址译码器的任务。也就是说,地址译码器的功能是根据地址号找到对应的单元。

图 1-4 示出了一种简单的总线结构示意图。在这种简单的总线结构中,各单元间的信息交换并不像图 1-3 是直接进行的,而是通过微处理器间接进行的。例如:要将寄存器 A 的数据传到 B,微处理器通过地址总线先发出 A 的地址号,经地址译码器译码后仅选中寄存器 A,其余寄存器不能被选中,其输出处于高阻态。随后微处理器通过控制总线发出读信号,仅将 A 中的数据读出到数据总线上,通过该总线传到微处理器内暂存。微处理器再通过地址总线发出寄存器 B 的地址号,经过地址译码后选中 B,此时,A 和其它 I/O 端口没有被选中而处于高阻态。微处理器将暂存的 A 的数据送上数据总线并通过控制总线发出写信号,因仅 B 被选中,从而将该数据写入寄存器 B。

地址译码器电路较多,在这里我们仅介绍一种常用的小规模集成地址译码器 74LS138,以建立地址译码方法的基本概念。

74LS138 是 3 到 8 线的译码器。图 1-5 为管脚排列。图中数字为管脚号,A、B、C 为地址




图 1-4 简单总线结构示意图




图 1-5 74LS138 管脚排列

表 1-1 74LS138 功能表

输入端			输出端								
允许		选择	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7	
G1	G2	C B A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7	
x H		x x x	H	H	H	H	H	H	H	H	
L x		x x x	H	H	H	H	H	H	H	H	
H L		L L L	L	H	H	H	H	H	H	H	
H L		L L H	H	L	H	H	H	H	H	H	
H L		L H L	H	H	L	H	H	H	H	H	
H L		L H H	H	H	H	L	H	H	H	H	
H L		H L L	H	H	H	H	L	H	H	H	
H L		H H L	H	H	H	H	H	H	L	H	
H L		H H H	H	H	H	H	H	H	L	H	
H L		H H H	H	H	H	H	H	H	H	L	

3. 总线负载及驱动能力

当用一个有内阻 R_s 的信号源驱动一个负载 ZL 时, 其等效电路如图 1-6 示。负载端的电压为:

$$U_o = U_s * ZL / (R_s + ZL)$$

当 ZL 很小 R_s 较大时, U_o 变得很低, 极限情况, $ZL \rightarrow 0$, $U_o \rightarrow 0$ 。当 U_s 为脉冲源, ZL 为容性负载时, 由于电容的充放电作用, 使脉冲波形畸变, 幅度降低。我们知道, 逻辑 1 和逻辑 0 分别用高电平和低电平表示, 两种电平并不是两个绝对值, 而是两个电压范围, 不同的数字系统其范围有所差异。TTL(晶体管-晶体管逻辑门)电平要求高电位必须大于 2.4V, 低电位必须小于 0.4V, 也就是说, 电位大于 2.4V 才能被识别为逻辑 1, 小于 0.4V 才能被识别为逻辑 0。

总线上的传输信号均为挂在总线上的器件发出的 0, 1 信号, 这些器件均有一定的输出电阻, 相当于一个含有内阻 R_s 的信号源, 而所有挂在总线上的器件的输入电阻和输入电容及传输线的分布电容并接在总线上(分布电感的影响远小于分布电容的影响故不考虑), 即为总的负载 ZL 。当挂在总线上的器件较多时, 使总的负载电容加大, 负载电阻 R_L 减小, 使波形畸变, 幅度降低, 若畸变严重或幅度低于规定的高电平时, 数字部件将不能识别这些信号或误识别。这时就必须加总线驱动器或缓冲器。

4. 总线缓冲驱动器

根据上述原理, 对总线驱动器的主要要求是, 减小输出电阻 R_s , 提高输出电流的能力。当然, 其传输时间必须和总线传输信号的速度相匹配, 数据总线驱动器必须具双向传输功能。根据这一原则, 多种有大电流输出能力的门电路均可作为总线驱动器。

缓冲器一般有较高的输入阻抗和较低的输出阻抗, 使信号源和负载相对隔离, 从而起到了缓冲作用。因此, 许多缓冲器具有一定的驱动能力故常称为缓冲驱动器。具有一定驱动能力的三态门则称为三态缓冲器, 是计算机应用较多的器件之一。

5. 总线驱动器的例

74LS245 和 Intel8286 相仿, 是微型机中常用的一种双向总线收发器。它具有两方面的功能: 其一, 三态输出直接驱动总线, 可作为总线驱动器。其二, 具有数据收和发两个方向的传输、隔离控制功能。因此, 常作为数据总线收发控制器(这也是总线收发器名称的由来)。作为

表 1-2 74LS245 功能表

允许	方向控制	操作
\bar{G}	DIR	
L	L	B 数据到 A 总线
L	H	A 数据到 B 总线
H	X	隔离

后者使用时, 亦即驱动了总线, 这时两种功能并存。245 的管脚排列示于图 1-7, 内部 16 个三态门, 其回形线表明它具有施密特触发特性, 以改善噪声容限。 \bar{G} 为允许端, 当 $\bar{G} = 0$ 时, 允许传输。传输方向由 DIR 控制。与 19 脚相连的是用负逻辑表示的控制门, 它等价于一个正或非门, 其逻辑表达式为:




图 1-6 信号源负载等效电路




图 1-7 74LS245 引脚图

$$Y_1 = \overline{G} + \overline{DIR}$$

与 1 脚相连的控制门的输出逻辑表达式为：

$$Y_2 = \overline{G} + \overline{DIR}$$

当 $\overline{G} = 1$, 不管 DIR 为何值, 两个控制门的输出均为 0, 控制三态门处于高阻状态而使输入和输出有效的隔开; \overline{G} 为 0 时, 允许传输, 传输方向由 DIR 控制。例如: DIR 为 1, $Y_1 = 0, Y_2 = 1$, Y_1 控制的 8 个门禁止传输, Y_2 控制的门允许传输, 数据从 A 到 B, 如表 1-2 所示。

1.1.4 数据锁存器

在微机中, 经常用到数据锁存器, 它也是一种寄存器, 但微机中的寄存器通常用于暂存数据, 可由微处理器对其读写操作。而锁存器的主要作用是把一些短暂的信号锁存(锁住并保存)起来, 以达到时间上的扩展。例如: 微机 CPU 传送给外部设备的数据在总线上保持的时间很短, 一般外设的速度都很慢, 根本来不及处理, 因此就需要将 CPU 发出的数据锁存, 以供外设慢慢处理。诸如这类问题都可归结为数据锁存问题。可见, 锁存器是根据其应用特征而命名的一种特殊的寄存器。通常用 D 触发器和 D 锁存器实现这一功能。

1. D 锁存器

D 锁存器一般有两个特点, 一是输出可以随输入变化, 即输出等于输入, 呈现“透明”状态; 二是需要时, 可以把信号锁存起来(即把信号保持住, 使其不再随输入变化)。图 1-8 为一种 D 锁存器内部逻辑电路和逻辑符号。其中 E 为允许端, D 为数据输入端。根据所示逻辑图分析如下:




图 1-8 D 锁存器内部逻辑电路和逻辑符号