

ESD 电路与器件

ESD CIRCUITS AND DEVICES

[美] Steven H. Voldman 著
常昌远 钟锐 译



电子工业出版社
PUBLISHING HOUSE OF ELECTRONICS INDUSTRY
<http://www.phei.com.cn>



WILEY

ESD 电路与器件

ESD CIRCUITS AND DEVICES

[美] Steven H. Voldman 著

常昌远 钟 锐 译

電子工業出版社

Publishing House of Electronics Industry

北京 · BEIJING

内 容 简 介

本书译自美国史蒂文·H. 沃尔德曼著《ESD CIRCUITS AND DEVICES》一书。本书系统地介绍了抗静电放电（ESD）电路设计和版图设计，并给出了大量实例。主要内容有：ESD 中的基本概念及 ESD 的设计方法；采用 MOS 管和二极管的 ESD 设计的解析模型和实验结果；各种 ESD 电路网络及应用；ESD 输入电路及 ESD 电源钳位网络等。

本书为作者的 ESD 系列专著的第二本，对于专业集成电路设计和系统 ESD 工程师具有较高的参考价值。本书可以作为工艺、质量、可靠性和误差分析工程师的工具书，也可作为微电子学和集成电路设计专业高年级学生和研究生的参考书。

ESD CIRCUITS AND DEVICES

Steven H. Voldman

All rights reserved. This translation published under license

Authorized translation from the English language edition published by John Wiley & Sons, Ltd.

本书简体中文版专有翻译出版权由 John Wiley & Sons, Ltd. 授予电子工业出版社。未经许可，不得以任何方式复制或抄袭本书的任何部分。

版权贸易合同登记号 图字:01-2008-2148

图书在版编目（CIP）数据

ESD 电路与器件 / (美) 沃尔德曼 (Voldman, S.H.) 著; 常昌远, 钟锐译. —北京: 电子工业出版社, 2008.7
书名原文: ESD: Circuits and Devices

ISBN-978-7-121-06569-9

I. E… II. ①沃…②常…③钟… III. ①抗静电—电路②抗静电—电子元件 IV. TM13 TN6

中国版本图书馆 CIP 数据核字 (2008) 第 058777 号

策划编辑: 高买花

责任编辑: 宋兆武 李雪梅

印 刷: 北京智力达印刷有限公司

装 订: 北京中新伟业印刷有限公司

出版发行: 电子工业出版社

北京市海淀区万寿路 173 信箱 邮编 100036

开 本: 787×1092 1/16 印张: 18.5 字数: 450 千字

印 次: 2008 年 7 月第 1 次印刷

印 数: 4 000 册 定价: 45.00 元

凡所购买电子工业出版社图书有缺损问题，请向购买书店调换。若书店售缺，请与本社发行部联系，联系及邮购电话：(010) 88254888。

质量投诉请发邮件至 zlts@phei.com.cn，盗版侵权举报请发邮件至 dbqq@phei.com.cn。

服务热线：(010) 88258888。

译者序

本书译自美国史蒂文·H. 沃尔德曼著的《ESD CIRCUITS AND DEVICES》一书。ESD (Electrostatic Discharge) 是当今集成电路设计与应用中重要的可靠性问题之一。本书系统地介绍了 CMOS 电路的抗 ESD 设计原理和设计方法, 具体包括 ESD 设计基础, 各种不同端口电路的 ESD 保护电路的设计原则和方法, 主要针对驱动器、接收器以及电源钳位电路采用的 ESD 具体设计方法等。本节既总结了已有的文献资料, 又是一本自成体系的, 理论性实践性较强的专著。

本书内容由浅入深, 注重理论与实际相结合, 提供了大量的设计实例。本书是 ESD 原理分析及设计的理想教材, 可作为与集成电路有关专业高年级本科生和研究生的教材, 也可作为从事该领域的工程技术人员的参考书。

本书由常昌远、钟锐负责组织及主要翻译工作, 参与本书翻译工作的还有李弦、于阳、李娟、刘洪云、花峰、龚超、蔡娟、孔建云等。本书在翻译过程中得到了东南大学电子科学与工程学院魏同立教授的帮助与支持, 在此表示感谢。

ESD 设计涉及的专业面很广, 由于译者水平有限, 难免有错误和不妥之处, 真诚希望专家、教师和广大读者批评指正。

作者简介

史蒂文·H. 沃尔德曼博士 1979 年在巴法罗大学获得工学学士学位；1981 年在麻省理工学院获得电气工程硕士学位；在 IBM 实习项目的帮助下，1986 年在佛蒙特州大学获得工程物理学硕士，1991 年获得博士学位。在麻省理工学院他是等离子体聚变中心和高电压研究实验室 (HVRL) 的成员。在 IBM，他作为可靠性/器件工程师的工作内容是在双极性/CMOS SRM 的 α 粒子和宇宙射线 SER 仿真方面进行开创性工作，另外涉及栅诱导漏极漏电 (GIDL) 机制、热电子、外延/阱设计、CMOS 闩锁和 ESD 等方面。自 1986 年以来，他负责为 IBM 确定 CMOS、SOI、BiCMOS、RF CMOS 和 SiGe 工艺的 ESD/闩锁对策。在比例缩小 MOS 晶体管、器件模拟、铜、低介电系数、磁组式磁头、CMOS、SOI、SiGe 和 SiGeC 技术等领域，他出版了 ESD 和闩锁方面的著作。沃尔德曼为 SEMATECH (美国半导体行业技术联盟) ESD 工作组主席 (1996—2000)，ESD 联合技术组成员 (2000)、副主席 (2001) 和主席 (2002)，ESDA (电子系统设计自动化) 理事会 (1998—2004)、国际可靠性物理 (IRPS) ESD/闩锁分委员会主席 (2002—2004)，国际物理与失效分析 (IPFA) 研讨会 ESD 分委员会主席 (2003—2005)，ESD 学会的传输线脉冲测试标准发展会议主席 (2000—2004)，ESD 国际教育委员会 (ICE) 亚洲大学联络人和“校园 ESD”大学讲座项目发起人，并且服务于电过压/静电放电 (EOS/ESD) 学术会议、中国台湾 ESD 会议 (T-ESDC)、双极性电路技术会议 (BCTM) 和国际电磁兼容 (ICEMAC, 台北, 中国台湾) 程序委员会。在美国、新加坡、马来西亚、中国台湾和大陆，沃尔德曼给许多大学研究所开设了 ESD 讲座。他拥有超过 144 项美国专利，超过 125 本出版物，并于最近写了题为《ESD: 物理与器件》的首本 ESD 教科书，题为《ESD: 射频技术和电路》的第三本教科书，并且作为合作者写了《锗硅: 建模, 技术和模拟》一书。沃尔德曼也提供专利、企业发明和发明家的话题。在“EE Times”、“Intellectual Property Law and Business”两家网站他的知名度很高。在《Scientific American》(2002 年 10 月) 他撰写了有关 ESD 现象的第一篇文章“Lightning Rods for Nanoelectronics”，并且发表在 Pour La Science、Le Scienze 和 Swiat Nauk 国际版。2003 年为表彰其在 CMOS、SOI 和 SiGe 静电保护方面所做的贡献，沃尔德曼博士成为第一个研究半导体 ESD 现象的 IEEE 院士。

序 言

古希腊时人们就已经知道静电放电 (ESD) 现象, 当希腊七圣人之一的 Thales (米利都人) 注意到毛发被琥珀所吸引时, 创造了“电子”这个单词。17 世纪, 吉柏特 (Gilbert) 和卡贝奥 (Cabeo) 论述了电子的吸引和排斥性质。18 世纪, 科学家们研究电物理学的兴趣迅速增长, 从格雷 (Gray)、迪费 (du Fay)、诺来 (Nollet)、米森布鲁克 (Musschenbroeck)、富兰克林 (Franklin)、沃森 (Watson)、埃皮鲁斯 (Aepinus)、康东 (Canton)、普里斯特利 (Priestley)、卡文迪斯 (Cavendish)、加尔瓦尼 (Galvani)、库仑 (Coulomb)、伏打 (Volta)、普瓦松 (Poisson)、法拉第 (Faraday), 一直延续到 19 世纪的拉普拉斯 (Laplace)、高斯 (Gauss)、欧斯特 (Oersted)、安培 (Ampere)、大卫 (Davy)、欧姆 (Ohm)、格林 (Green)、奥斯特洛格拉茨基 (Ostrogradsky)、亨利 (Henry)、开尔文 (Lord Kelvin)、焦耳 (Joule)、诺伊曼 (Neumann)、韦伯 (Weber)、汤姆森 (Thomson)、基尔霍夫 (Kirchoff)、斯托克斯 (Stokes)、赫尔姆霍兹 (Helmholtz) 以及马克斯韦尔 (Maxwell)。1820 年, 随着欧斯特 (Oersted)、安培 (Ampere)、大卫 (Davy) 和欧姆 (Ohm) 的一系列发现, 人们开始对电路有了基本理解。

放电和对放电的引导 (如闪电) 在 1700 年就引起了本杰明·富兰克林 (Benjamin Franklin) 的兴趣。避雷针是人类最早用于引导闪电电流沿一个不损坏建筑物的放电方向通过的物体。今天, 在半导体芯片中 ESD 保护网络的作用就是引导集成电路和半导体芯片中的放电电流, 使其不被损坏。从某种意义上来说, ESD 保护就充当了微结构避雷针的角色; 2002 年 10 月《科学美国人》有篇关于 ESD 的文章, 题目为“微结构的避雷针”, 这确实是一个恰当的比喻。半导体工程师和 ESD 设计工程师的任务是找出防止涌流对半导体芯片造成损坏的电路, 与雷电和教堂尖塔相比它的规模更小、环境更复杂而已。

但是今天, 研究的重点主要集中在半导体芯片和电子芯片 ESD 保护的设计上。

本书是 ESD 系列中的第二本书。约翰·威利 (John Wiley) 父子公司出版的 ESD 保护系列的第一本书的书名为《ESD: 物理和器件》, 它是本书的姐妹篇。正如《ESD: 物理和器件》的前言所述, 该书不仅探讨如何科学地理解 ESD, 而且致力于以什么方式提出和讲授 ESD。当今世界上只有一所大学 (中国台湾新竹国立交通大学) 在短学期课程里讲授半导体器件中快速涌现的 ESD 现象。这些教学内容值得在大学里讲授, 用以培训 ESD 保护器件工程师, 以及正在研制 ESD 器件和电路的有关专业人士。但迄今为止 ESD 只在讲座、短学期课程和个别指导中讲授。ESD 讲座教学不足以为 ESD 工程师提供教育培训之需, 讲座的教学内容与 ESD 科目内容相比微不足道。今天虽有一些 ESD 书, 但都不适合作为物理、数学、材料以及电机工程专业正规本科生和研究生的主修课本, 其原因在于不能融合多学科内容使之引起人们广泛的兴趣; 《ESD: 物理和器件》这本书的目的就是试图对这些问题做全面论述。

第一本书《ESD: 物理和器件》主要针对半导体器件物理学工作者, 电路设计者, 半导体工艺工程师, 材料科学工作者, 化学、物理、数学工作者, 半导体部门经理和 ESD 工程师。

第二本书《ESD 电路与器件》详细论述 ESD 的工作过程，主要提供给专业 ESD 设计师，半导体芯片布局工程师，电源总线设计工程师，输入/输出设计团队，接收电路工程师，片外驱动 (OCD) 工程师，锁相环 (PLL) 工程师，封装工程师，模拟设计团队，射频设计团队，模型研究团队，器件参数提取团队，设计规则检查团队，确认验证团队，版图技术工作者，ESD 测试工程师，质量工程师，可靠性工程师，应用领域工程师和 IC 制造厂客户参阅。对于电路设计者和电路设计团队而言，本书能满足其需要。目前，只有 S.Dabral 和 T.Maloney 出版社出版的《ESD 和输入/输出基础设计》对于输入/输出设计工作者十分有用。但是要培训一个 ESD 工程师则需要像本书这样更深入地探讨 ESD 电路和输入/输出电路对 ESD 的响应。

ESD 现象的多学科交叉性质使它很难讲授，除非采用多学科交叉互相渗透的方法或把一系列相关科目仔细地串联在一起逐个加以深刻理解。同样的困境发生在 20 世纪 60 年代早期的集成半导体电子学的教学中。当时为此成立了半导体电子学教育委员会 (SEEC)，提出了使工程师掌握集成半导体电子学的方法，即分开讲授固体物理、器件和电路。正如 SEEC 系列书籍序言所述：“电路的微型化发展已经使“器件”和“电路”之间的分界线变得模糊，因而我们要更加深入地了解器件的内在物理学及其结构之间的关系，以及其对电路的影响。”正是基于此点，我们出版了一系列从半导体物理学基础到电路的半导体书籍，每一本书都以前一本书为基础，层层深入。对于 ESD 来讲，也面临同样的问题。

这促使我提出了对于静电放电现象不是写一本书而是写一个系列丛书的理念。这套系列丛书的目的是建立一个以物理、器件和电路的整合为基础的 ESD 科目（由浅入深），不仅是面向 ESD 工程师和 ESD 设计者，也面向各个层面的读者。

从这个角度出发，系列的第一本书《ESD 物理和器件》论述了固态物理学、电热物理学、放电现象、可靠性理论、ESD 电热模型和半导体器件方程，介绍了如电流限制、镇流和 ESD 术语这些概念。该书把半导体器件分成特定的章节分别加以概述，从而提供多方面的解决途径。本书将继续论述 CMOS，绝缘体硅 (SOI)，锗硅 (SiGe)，锗硅碳 (SiGeC) 及未来的像条形硅，FINFET 和碳纳米管这样一些器件。

本书《ESD 电路与器件》既重视原理方法，又突出了实际应用使之适合半导体芯片设计者参阅。与第一本书一样，弄清微观和宏观现象的联系十分重要；从接触孔到封装整个过程都必须完全了解，这些均是跨越空间和时间的过程。在研究对时间响应和 ESD 现象中，器件响应、电路响应和半导体芯片响应很重要。在 ESD 空间响应方面，理解 ESD 现象中的涌流和电压分布效应也很关键。

在半导体产业中，弄清楚“ESD”问题对电路设计者至关重要。ESD 工程师作为“半导体炼金术士”的日子正在很快消逝。采取鲁莽的方法要冒很大的风险，在职的 ESD 培训已迫在眉睫。在半导体产业中，其目的是经营销售、进行设计和输运产品。在这些过程中，要杜绝 ESD 失效或 ESD 引起的时间延误以及 ESD 引起的产量损失。今天，更有必要培训有经验的 ESD 电路的设计团队，因为必须杜绝因 ESD 设计不当而引起的电路失效。

在本书《ESD 电路与器件》中，第一个目的是讲授 ESD 设计的必要性，因为通常会弄不清楚 ESD 保护网络的目的是什么。

第二个目的是讲授 ESD 设计与标准电路设计有何不同。换言之，实际的设计与其他设计有何不同？ESD 设计实践包括耦合、去耦、缓冲、镇流、触发、分流及电流分布；本书的目的是用常用的各种工具来揭示其中的奥妙。因此，本书目的是讲授 ESD 设计的新方法，它是由耦合、去耦、缓冲、镇流和大量的创新性技术所组成的。

第三个目的是给出许多经过电路设计来达到性能良好的 ESD 保护的方法。中国有句谚语是“不管白猫黑猫，只要抓住老鼠就是好猫。”采用 ESD 设计，有许多方法可以达到这个目的，并且可以完全形成创新性的解决方案。本书的目的之一是能使读者对正、反两方面的得失做出评估。

第四个目的是展示不仅通过一个方法而是通过许多方法都得到性能良好的 ESD 结果。良好的 ESD 结果能通过选择半导体工艺，选择电路结构，或两者的结合来达到。通常存在一个误解，认为 ESD 设计结果只与半导体工艺有关。一般的 ESD 设计工程师仅仅关注 ESD 保护网络，而不考虑实际电路。这是当今半导体制造厂与客户共同关心的问题；电路设计者没有向制造厂展示实际电路，但是却期望它解决并提供良好的 ESD 保护。

第五个目的是展示该如何设计 ESD 保护网络。前面章节的重点是从下面接触衬底直到整体电路结构设计方面。目的之一是把重点集中在设计方面及它们与标准的设计及设计版图有何不同。这部分与 ESD 电路和输入/输出电路两方面均有关系。

第六个目的是如何设计更好的输入/输出电路（不是 ESD 网络），而且使电路设计者看到与 ESD 有关的新电路。在本书中，我们要把重心集中在如何改善 OCD 电路、接收电路、差分接收电路和其他的电路。目的之一是讲述应该如何设计更多的耐用的 ESD 网络而不影响其性能。我首次开的电路设计课就已表明，要达到可靠性目的并不意味着降低性能；如果你有创造力，你就能改善性能或者寻找一种不影响性能的方法。ESD 工程师的目的是找出既不影响性能又能改良 ESD 保护电路的解决方案，这要通过列举一些发明的电路来展示。

第七个目的是提供大量的 CMOS 技术实例。硅绝缘体 (SOI) 技术，锗硅 (SiGe) 技术，锗硅碳 (SiGeC) 技术和砷化镓 (GaAs) 技术。虽然一个 CMOS 工程师也许从不采用其他技术，(如 SOI)，但是看看工艺如何影响 ESD 结果对电路设计和解决方案是有价值的。因此，包括采用其他技术的电路，各章节的目的是强化 ESD 设计实践和设计原理的训练。

第八个目的是展现给读者 ESD 领域的诸多专利文献。通过阅读专利文献可以找到 ESD 领域的大量信息。完全可以找到在这一领域中的许多专利，有的是首次发表的专利，有的是有关问题的重要讨论或各种解决方法。

本书《ESD 电路与器件》包含如下内容。

第 1 章向读者介绍电阻、电容和电感在半导体芯片的 ESD 设计中的作用。所给的电阻、电容和电感哪个最重要？在什么环境下应用以及在什么时间常数之下应用？器件、电路和芯片级在 ESD 产生时存在何种效应？什么是有关器件 ESD 的度量标准？它们在电路级上有什么不同？并且什么是 ESD 芯片级上重要的 ESD 度量标准？器件、电路和半导体芯片里电压和涌流如何分布。什么是电流环？什么是电流在 ESD 中的流动路径？什么是重要的参数？如何分析流过电流环的电流？而且如何分析通过系统的电流？用 ESD 欧姆定律来快速给出简单电路设计尺寸的解决方案，以做出成功或失败的评估。本章还将讨论器件、电路或芯片内

的空间分布，回顾集总和分布电路。此外，还讨论 ESD 度量标准和 ESD 商务策略。

第 2 章是讲述如何高水平地布局一个半导体芯片，并考虑一些必不可少的要素来实现性能好的 ESD 保护。此外，本章将讨论电学和空间的连接。通常 ESD 工程师和电路设计师不需要考虑是否是空间连接或电学连接。采用自上而下的方法，一个设计团队要设计性能优异的 ESD 保护应该在半导体芯片定义之前就给出内建的布局方案。同时对 ESD 有关器件做简短介绍，如保护环、引脚、ESD 输入电路、ESD 钳位电路、外围设备输入/输出电路和阵列输入/输出电路等，所有这些都是构造一个良好 ESD 的关键。因此，在电学连接性、空间连接性之间和布局以及芯片或片上系统整合之间存在相互关联。

第 3 章着手讨论半导体器件的设计和布局。本章将着重讲述金属氧化物半导体场效应管 (MOSFET) 的 ESD 设计。在 MOSFET 结构的 ESD 设计中，所有的尺寸大小和间距在 ESD 工作过程中都会起作用，如沟道长度，沟道宽度，还有接触孔间距（接触到接触，接触到栅，接触到扩散边缘和“末端”边缘接触）。MOSFET 管间连线对最优 ESD 设计很重要。和第 1 章讨论的一样，横向走线、“并行”和“反并行”的走线设计优化 MOSFET 管间走线，并在半导体器件里面增大了涌流和电压分布的均匀性。本章继续讲述多指 MOSFET 管的布局设计和 ESD 问题。多指 MOSFET 问题讲述的是叉指 MOSFET 指间涌流和电压在一个给定的 MOSFET 布局中如何分布。此外，本章将会讲述串联 MOSFET 管和折叠 MOSFET 管的问题。最后讲述 MOSFET 的 ESD 按比例缩小的问题。

第 4 章重点讲述二极管单元的 ESD 设计及其版图。本章讲述采用典型 MOS 和 BiCMOS 工艺的二极管单元。它们由局部硅氧化 (LOCOS) 和浅槽隔离 (STI) 定义的单元组成，与本系列的第一本书《ESD 物理学和器件》中讨论的 p^+/n 阱二极管、 n^+/p^- 衬底二极管、 n 阱/ p^- 衬底二极管、多晶硅二极管和深沟槽二极管单元一样。本章重点讲述二极管单元的实际尺寸和间隔以及它们如何影响 ESD 工作。同时本章还讲述 p^+/n 阱二极管单元、宽度效应、周长-面积比、二极管边端效应、横向镇流、接触和连线结构等问题。与 MOSFET 结构一样，其物理结构的电压和电流分布影响 ESD 效率和 ESD 保护占用面积，并或多或少会影响器件的尺寸大小。与第 3 章一样，本章论述了多指 p^+/n -阱二极管问题。同样，本章将讨论串联 p^+/n 阱二极管的结构、布局和设计。这些被称为“二极管串”。另外，还要讨论串联连续级的面积比，二极管共享和不同设计结构的问题，以及三阱“二极管串”的实现方法。

第 5 章讨论 SOI ESD 单元的 ESD 设计及其版图。首先讨论 SOI 多晶硅-栅二极管结构，这也称为侧向单极二极管 (Lubistor)。然后讨论动态阈值 MOS (DTMOS) 体和栅耦合二极管 ESD 单元。同时还要讨论 SOI 埋层电阻 (BR) 单元，这些单元组合在一起即成为 SOI 技术所独有的问题。

第 6 章的重点转向半导体 OCD (片外驱动) 电路设计和有关的 ESD 问题。讨论各种不对称和对称的互补型金属氧化半导体 OCD 线路、射频收发机逻辑 (GTL)、漏极开路、HSTL (高速传送逻辑) 和 SSTL (短截线串联端接逻辑) OCD。此外讨论 MVI (混合电压接口) 驱动，这包括串联堆积 MOSFET 的上推下拉 CMOS OCD 和自偏置的 n 阱 OCD。通用 OCD 电路和 ESD 实现方法也在讨论之列。此外，还讨论可编程的阻抗 OCD 网络以及通过它们所建立的 ESD 实现方法。

第7章讨论半导体接收电路和有关的ESD问题。首先以一个接收电路和复杂网络跟随的反相器作为开端。继而是ESD采用全通道传输门(TG)，半通道TG，最后是TG和反馈“保持”网络。这里以引入带有修正的保持网络的MOS接收电路来讲述接收电路的解决方案。重点介绍零阈值的电压半通道TG，接收电路和伪-零阈值电压接收电路这些独特的ESD问题。带有像施密特触发器和ESD这样反馈网络的CMOS接收电路网络，HBM和CDM的解决方案，以及与接收电路网络整合也在本章得到讨论。对于有效的接收电路设计来讲，HBM和CDM的解决方案也被自然整合而不影响接收电路的性能。

第8章重点讨论SOI电路。在本章中首先讨论接收电路的SOI ESD器件和OCD网络，以及SOI ESD的双二极管设计，SOI ESD二极管串和SOI ESD MOSFET设计。接着分析SOI ESD失效机制，给出减少SOI ESD设计失效的方案和新的SOI双二极管栅隔离的ESD网络设计方法。此外，本章也要讨论半通道TG接收电路网络中的SOI失效机制，SOI BR电阻和其他单元。最后重点讨论像熔断丝电路等这样的特殊网络。

第9章论述ESD钳位电路。ESD钳位电路用在电源两端以降低ESD事件发生时的芯片阻抗。本章讲述CMOS、双极和BiCMOS ESD钳位电路，它们由电压条件或频率鉴别触发。本章首先讨论普遍用于半导体产业的CMOS ESD电源钳位电路，包括栅接地NMOS钳位电路、栅耦合MOSFET、RC触发的MOSFET、衬底触发MOSFET的MOSFET ESD钳位电路和栅-衬底耦合的MOSFET钳位电路。此外，对RC触发的MOSFET作为混合电压应用也做了讨论。ESD钳位电路采用双极工艺，它适用于硅、锗硅、锗硅碳，砷化镓和磷化铟，这也在讨论之列。继而还要讨论双极钳位电路，包括正偏压和负偏压击穿网络以及电容触发网络。其中包括二极管串触发网络、齐纳击穿触发钳位电路和BV击穿触发钳位电路。最后讨论三阱ESD触发钳位电路。

在这本教科书中，我在理论、分析、实验和实际考量间穿插讲解，所讨论的主题从ESD布局到电路理论、到ESD现象、到版图、到间距、到时间、到变化范围和大小。书中给出大量的详细分析，并在一些章节中根据实际实现方法的例子加以讲授，这是刻意的安排。必须知道这对于ESD工程师是不可或缺的，对于半导体产业也是如此。

但愿读者从这本书和ESD这个科目中获得乐趣！在这方面仍有许多的东西要学。

史蒂文·H.沃尔德曼博士
IEEE 会员

致 谢

我要感谢那些在学术和职业生涯的道路上给予我帮助的人。学术基金会使我能够从事物理与电路的交叉研究，并且处理静电保护电路中的静电放电（ESD）问题。巴法罗大学、麻省理工学院和佛蒙特大学对我在连续介质力学，连续电动力学，静电学，半导体，场论，系统，电路以及数学和物理等领域诸专业方面的兴趣有着重大影响。布法罗大学工程科学系、物理学系和电机系所设课程使我能够学习热、机械和电气科学并对之产生兴趣。当时开课的有 Irving Shames 教授, Herbert Reismann 教授, Stephen Margolis 教授, J. J. Whalen 教授, R. K. Kaul 教授和 Reichert 教授等。麻省理工学院电气工程系、核工程学系、物理系、等离子体聚变中心和高压研究实验室（HVRL）在等离子体物理、电动力学、静电学以及半导体学科上的支持让我心生感激。James R. Melcher 教授、Markus Zahn 教授、Cliff Fonstad 教授、Louis D. Smullin 教授、J. A. Kong 教授、David Epstein 教授和 C. Cook 教授等电气工程系的教师使我加深了对技术资料、课程材料开发、教育和教材等领域、连续电动力学、静电场与半导体的理解。作为麻省理工学院研究生教学助理，我荣幸地观察并参与了 Cliff Fonstad 教授、David Epstein 教授、Wyatt 教授和 Hank Smith 教授开设的半导体课程 6.012（半导体器件及电路）。在佛蒙特大学我继续学习了 R. L. Anderson 和 S. Titcomb 在半导体、电路、微处理器和系统理论领域的许多额外课程。这些使我能够在半导体物理、集成电路技术和电路领域进行持续的学习研究。

在 IBM 我很荣幸地拥有许多良师益友，他们来自佛蒙特州伯灵顿的 IBM 制造厂、纽约 East Fishkill 的 IBM 制造厂、IBM 的 Watson 研究中心。还有一些电路设计师，他们来自 IBM Poughkeepsie、IBM Rochester、IBM Austin、IBM FSD Manassas、Kingston、IBM Endicott、IBM Raleigh、IBM Boeblingen、IBM Singelfingen 和 IBM Essonnes。本文中 ESD 的学习资料源自与 IBM 的电路组、ESD 测试实验室的协作工作，以及失效分析师对 Bipolar SRAM、CMOS DRAM、CMOS SRAM、bulk CMOS、SOI、微处理器、ASIC、当今混合信号 RF CMOS 和 RF BiCMOS 领域锗硅半导体芯片的分析。半导体器件工程师的创意互动推动了对 ESD 电路的研究，一个非常庞大的全球电路设计团队的产品给 ESD 的成功或失败提供了验证机会。我要感谢电路设计工作者、I/O 小组、电子测试实验室、失效分析工程师，我们一起对半导体芯片的 ESD 问题进行了互动学习：诸如 Roy Flaker (bipolar 和 CMOS SRAM), Jack Gersbach (bipolar SRAM), Russel Houghton (SRAM), Jeffery Chu (SRAM), Richard Parent (4Mb DRAM), Howard Kalter (16Mb DRAM), H. S. Lee (CMOS SRAM), David Pricer, Thomas Maffit (16Mb DRAM), Jeffery Dreibelbis (16Mb DRAM), Charles Drake (16Mb DRAM), David Hui (CMOS Server Division I/O), Daniel Dreps (CMOS ASIC 和 CPU), Robert Williams (CMOS AS-400 CPU), Daniel Young (CMOS AS-400 CPU), John Bialas (PowerPC 601t), Roger Gregor (CMOS ASIC), Harold Pilo (CMOS SRAM), Geordie Braceras (CMOS

SRAM), John Connors (CMOS SRAM), Tony Correale (PowerPC 嵌入式控制器), Douglas Stout (ASIC I/O), Ron Piro (ASIC I/O), Jeffery Sloan (ASIC), James Pequignot (ASIC), Francis Chan (ASIC), Sam Ray (Disk Drive), Stephen Ames (Optical Interconnect), Lloyd Walls (Austin CPU), Anthony Bonnaccio (Bipolar Specials) 等。除了 IBM 之外, 要感谢我有幸与之合作过的电路设计工作者与微处理器团队, Motorola/IBM PowerPC 602, 603, 604, 620, 640 组 (主管: Gianfranco Gerosa), AMD K6 组 (主管: Don Draper 和 Stephen Beebe), 数字 Alpha 组 (主管: Larry Baer), Compaq Alpha 组 (主管: Warren Anderson), NEXGEN x386 组和 x486 组 (主管: Don Draper), TRANSMETA Scorpion 和 Tarantula 微处理器小组 (主管: Mark Johnson), IDT 微处理器和 Sun 微处理器 (主管: Avi Leibenmensch) 小组, 及 Cyrix x86 发展布局规划和电路及 ESD 器件小组。在 ESD 实验室, 我要感谢 Vaughn Gross、Christine Blakemore、Rebecca Ryan、Josee Coutinho、Matt Hausmann、Ernie Goodrich 和 Richard Serafin 对 HBM、MM 和 TLP 测试工作所做的支持。对于多年来 ESD 测试和设计的支持, 我要感谢 IBM 的 Joann Howard。IBM 失效分析组, 多年来为诊断 ESD 失效而学习 SEM, TEM, EMMI, AFM 和 PICA 等工具, 我要感谢: James Never、Peter Czahor、Ted Regula、Jim Peczozzi、David Vallet、Ted Levin、Phil Kaszuba 和 Dick Ross 等人。在半导体的发展中, 还要感谢 Bipolar, CMOS 和锗硅组的同事及合作者, 如 Michael Hargrove、James Slinkman、Stephen Furkay、Jeffery B. Johnson、Stephen Geissler、Toshi Furukawa、Jim Nakos、Jim Adkisson、Terry Hook 和 Chris Long 等。感谢我的经理人 Richard Ross、John Hildebeitel、Jim McNichol、Mark Hakey、Jim Dunn 和 Stephen St. Onge 对我在 ESD 和门锁工作上的支持。在过去的 23 年, 我有幸得到 IBM 工程师和科学家的建议和意见。在 IBM 最初的几年, 我有幸得到这些良师益友的帮助, 他们是 Ron Troutman、Wendell Noble、Badih El-Kareh、Ed Nowak、Eric Adler、George Sai-Halasz、Tak Ning、Denny Tang、Robert Dennard、Matt Wordeman、Jack Y. -C. Sun、John Aitkens、Paul Bakeman、Andre LeBlanc、Andre Forcier、Bruno Aimi、Charles Stapper 和 Peter Cottrell 等。20 年来在编辑出版方面得到的支持, 我要感谢 IBM 的技术通信 Dorie Gentes。此外, 我要感谢 IBM Burlington 专利法律团队多年来在 ESD 专利方面的支持与培训。

在 ESD 学科, 我要感谢多年来在 ESD 和门锁方面提供讲座、邀请座谈和给予指导机会和支持的机构和会议, 它们是 SEMATECH ESD 组、电过压/静电放电 (EOS/ESD) 学术研讨会、国际可靠性物理研讨 (IRPS)、中国台湾静电放电会议 (T-ESDC)、国际物理与失效分析年会 (IPFA)、国际电磁兼容会议 (ICEMAC)、国际固态电路会议 (ISSCC)、ESD 联合教育委员会和 ESD 器件联合测试标准委员会。我要感谢 Charvaka Duvvury (TI)、Timothy Maloney (Intel)、Leo G. Henry (GTL)、Joseph Bernier (Intersil)、Elyse Rosenbaum 教授 (UIUC)、Ming-Dou Ker 教授 (NCTU)、Ian Chiang (ITRI)、Pee Ya Tan (Chartered Semi)、Eugene Worley、Robert Ashton (AT&T)、Yehuda Smooha (AT&T)、Warren Anderson (Intel)、Michael Chaine (Micron)、Mark Kelly (Delphi)、Jon Barth (Barth Electronics)、David Bennett (Thermo KeyTek)、Horst Gieser (Franhofer Institute)、Gary Weiss (AT&T)、Corrine Richier (ST Microelectronics)、Marise BaFluer (CNRS)、Richard Ida (Motorola)、M.K. Radhakrishnan、Gianluca Boselli (TI)、Brenda McCaffrey (White Mountain Labs)、Ann (Fletcher) Rand (RF

MicroDevices)、Patrick Juliano (Intel)、Kathy Muhonen (RF MicroDevices)、Ajith Amerasekera (TI)、Fred Kuper 教授 (Univ of Delft)、Jeremy Smith (TI)、Yoon Huh (GTL)、Ron Gibson (Celestica) 和 John Kinnear (IBM)。我要感谢 ESD 协会办公室在出版、标准发展和会议活动方面的支持,并特别感谢 Lisa Pimpinella 和 Tammy Muldoon。我要感谢来自各处的在 ESD 和门锁进展方面所给予的指导支持,如国际可靠性物理研讨会 (IRPS) 的 Roy、Becky Walker 和全体委员会、中国台湾静电放电会议的技术委员会、国际物理与失效分析年会 (IPFA)、新加坡特许半导体公司以及 SEMYZEN 的 Joan Tay。我要感谢我的暑期学生以及来自 Essex Junction Vermont 的 Kimberly Morriseau, UIUC 的 Patrick Juliano 和 Tong Li, Princeton University 的 Brian Ronan, Penn State University 的 Anne Watson 以及 IBM 的 Joann Howard 和 Ephrem G. Gebreselasie 在 ESD 方面的支持合作。他们与我一起合作进行了辛勤的工作,协作参与了 ESD 和门锁实验和发现。我也要感谢出版商 John Wiley and Sons, 我们共同商讨了这套 ESD 系列书籍。

最重要的是我要将本书献给我的孩子 Aaron Samuel Voldman、Rachel Pesha Voldman 和我的妻子 Annie Brown Voldman, 他们给了我支持并且使我的生活井然有序。当然,还要献给我的父母和 Carl 及 Blossom Voldman。

史蒂文·H.沃尔德曼博士

IEEE 会员

目 录

第 1 章 静电放电	1
1.1 电流和静电放电	1
1.1.1 电流和静电	1
1.1.2 静电放电	2
1.1.3 主要的 ESD 专利、发明和创新	3
1.1.4 ESD 失效机制	6
1.2 ESD 设计基本概念	10
1.2.1 ESD 设计概念	10
1.2.2 对外部事件的器件响应	10
1.2.3 可选电路环路	11
1.2.4 开关	11
1.2.5 电流通路的去耦	12
1.2.6 反馈环路的去耦	12
1.2.7 电源轨的去耦	12
1.2.8 局部和全局分布	12
1.2.9 寄生元件的使用	13
1.2.10 缓冲	13
1.2.11 镇流	13
1.2.12 半导体器件、电路或芯片功能的不使用部分	13
1.2.13 浮置和非浮置网络间的阻抗匹配	14
1.2.14 非连接结构	14
1.2.15 虚拟结构和虚拟电路的使用	14
1.2.16 非缩小源事件	14
1.2.17 面积有效性	14
1.3 时间常数	14
1.3.1 静电和静磁时间常数	15
1.3.2 热学时间常数	16
1.3.3 热学物理时间常数	18
1.3.4 半导体器件时间常数	18

1.3.5	电路时间常数	21
1.3.6	芯片级时间常数	24
1.3.7	ESD 时间常数	26
1.4	电容、电阻和电感和 ESD	29
1.4.1	电容	29
1.4.2	电阻	30
1.4.3	电感	31
1.5	ESD 和经验法则	31
1.6	集总—分布式分析和 ESD	32
1.6.1	电流和电压分布	32
1.6.2	集总系统与分布式系统	33
1.6.3	分布式系统：梯形网络分析	34
1.6.4	电阻-电感-电容 (RLC) 分布式系统	35
1.6.5	电阻-电容 (RC) 分布式系统	39
1.6.6	电阻-电导 (RG) 分布式系统	41
1.7	ESD 度量和品质因数	42
1.7.1	芯片层面上的 ESD 度量	43
1.7.2	电路层面的 ESD 度量	44
1.7.3	ESD 器件度量	45
1.7.4	ESD 品质和可靠性的商业度量	46
1.8	ESD 方案十二步形成法	47
1.9	本章小结	48
	习题	48
	参考文献	49
第 2 章	设计综合	54
2.1	半导体芯片 ESD 保护的结构和综合	54
2.2	电学连接和空间连接	55
2.2.1	电学连接	55
2.2.2	热连接	55
2.2.3	空间连接	55
2.3	ESD 保护、闩锁效应和噪声	56
2.3.1	噪声	56
2.3.2	闩锁效应	57
2.4	接口电路和 ESD 元件	57
2.5	ESD 电源钳位网络	59
2.6	ESD 轨至轨器件	62
2.6.1	ESD 轨至轨网络的放置	63

701	2.6.2 外围和阵列 I/O	63
801	2.7 保护环	65
901	2.8 焊盘、浮动焊盘和无连接焊盘	66
101	2.9 连接焊盘下的结构	66
111	2.10 本章小结	67
111	习题	68
121	参考文献	69
	第3章 ESD 设计: MOSFET 电路设计	72
211	3.1 基本 ESD 设计概念	72
311	3.1.1 沟道长度和线宽控制	77
411	3.1.2 ACLV 控制	78
511	3.1.3 MOSFET ESD 设计实例	81
611	3.2 ESD MOSFET 设计: 沟道宽度	81
711	3.3 ESD MOSFET 设计: 接触孔	82
811	3.3.1 栅极到接触孔的间距	82
911	3.3.2 接触孔间距	86
1011	3.3.3 端部接触	89
1111	3.3.4 接触孔到单指边缘	89
1211	3.4 ESD MOSFET 设计: 金属分布	90
1311	3.4.1 MOSFET 金属线设计和电流分布	90
1411	3.4.2 MOSFET 阶梯形网络模型	90
1511	3.4.3 MOSFET 连线: 非并行电流分布	93
1611	3.4.4 MOSFET 连线: 并行电流分布	95
1711	3.5 ESD MOSFET 设计: 硅化物掩模板	97
1811	3.5.1 硅化物掩模板设计	97
1911	3.5.2 跨源漏的硅化物掩模设计	98
2011	3.5.3 覆盖栅的硅化物掩模板设计	99
2111	3.5.4 硅化物与分割	99
2211	3.6 ESD MOSFET 设计: 串联共源共栅结构	100
2311	3.6.1 串联共源共栅结构的 MOSFET	100
2411	3.6.2 完整的共源共栅 MOSFET	101
2511	3.7 ESD MOSFET 设计: 耦合和镇流技术的叉指设计	103
2611	3.7.1 栅极通过镇流电阻接地的 MOSFET	103
2711	3.7.2 栅极和软衬底地之间接镇流电阻的 MOSFET	104
2811	3.7.3 源栅耦合的多米诺镇流电阻的 MOSFET 结构	105
2911	3.7.4 MOSFET 源启动栅自举镇流电阻的叉指结构	106
3011	3.7.5 MOSFET 源启动栅自举利用二极管电阻镇流的叉指 MOSFET	107

3.8	ESD MOSFET 设计: 封闭的漏极设计参数	107
3.9	ESD MOSFET 互连镇流设计	108
3.10	MOSFET 设计: 源和漏的分割	109
3.11	本章小结	110
	习题	111
	参考文献	111
第 4 章 ESD 设计: 二极管设计		115
4.1	ESD 二极管设计: ESD 的基础	115
4.1.1	ESD 设计的基本概念	115
4.1.2	ESD 二极管设计: ESD 二极管工作原理	116
4.2	ESD 二极管设计: 阳极	118
4.2.1	p^+ 阳极扩散的宽度效应	118
4.2.2	p^+ 阳极接触	118
4.2.3	p^+ 阳极金属硅化区边缘设计	119
4.2.4	p^+ 阳极和 n^+ 阴极的隔离间距	120
4.2.5	p^+ 阳极的边端效应	120
4.2.6	圆形和八边形 ESD 二极管设计	121
4.3	ESD 二极管设计: 互连线	122
4.3.1	并行布线设计	122
4.3.2	反并行布线设计	123
4.3.3	量化锥形并行和反并行布线	123
4.3.4	连续锥形反并行和并行布线	124
4.3.5	中心馈电垂直(侧边)布线设计	124
4.3.6	均匀金属宽度垂直(侧边)设计	125
4.3.7	T 形延伸垂直(侧边)布线	125
4.3.8	键合焊盘下的金属设计	126
4.4	ESD 二极管设计: 多晶硅界定的二极管设计	126
4.5	ESD 二极管结构设计: n 阱二极管设计	128
4.5.1	n 阱二极管连线设计	128
4.5.2	n 阱接触密度	129
4.5.3	n 阱 ESD 设计, 保护环和毗邻结构	129
4.6	ESD 二极管的设计: n^+/p 衬底二极管设计	131
4.7	ESD 二极管设计: 二极管串	132
4.7.1	ESD 设计: 二极管串电流-电压关系	133
4.7.2	多 I/O 环境下的二极管串元件	137
4.7.3	焊盘集成	138
4.7.4	ESD 设计: 二极管串设计——达林顿放大器	139