


Fundamentals of Logic Design (7th Edition)

逻辑设计基础 (第7版)

Charles H. Roth,Jr. Larry L. Kinney 著

解晓萌 杨清洪 译



信息技术和电气工程学科国际知名教材中译本系列

逻辑设计基础 (第 7 版)

Fundamentals of Logic Design
(7th Edition)

Charles H. Roth, Jr.
Larry L. Kinney 著
解晓萌 杨清洪 译

清华大学出版社
北京

北京市版权局著作权合同登记号 图字 01-2014-3587 号

Fundamentals of Logic Design, 7th Edition

Charles H. Roth, Jr. and Larry L. Kinney

解晓萌 杨清洪 译

Copyright © 2014, 2010, and 2004 Cengage Learning.

Original edition published by Cengage Learning. All Rights reserved. 本书原版由圣智学习出版公司出版。
版权所有,盗印必究。

Tsinghua University Press is authorized by Cengage Learning to publish and distribute exclusively this simplified Chinese edition. This edition is authorized for sale in the People's Republic of China only (excluding Hong Kong, Macao SAR and Taiwan). Unauthorized export of this edition is a violation of the Copyright Act. No part of this publication may be reproduced or distributed by any means, or stored in a database or retrieval system, without the prior written permission of the publisher.

本书中文简体字翻译版由圣智学习出版公司授权清华大学出版社独家出版发行。此版本仅限在中华人民共和国境内(不包括中国香港、澳门特别行政区及中国台湾)销售。未经授权的本书出口将被视为违反版权法的行为。未经出版者预先书面许可,不得以任何方式复制或发行本书的任何部分。

978-7-302-39914-8

Cengage Learning Asia Pte. Ltd.

5 Shenton Way, # 01-01 UIC Building, Singapore 068808

本书封面贴有 Cengage Learning 防伪标签,无标签者不得销售。

版权所有,侵权必究。侵权举报电话: 010-62782989 13701121933

图书在版编目(CIP)数据

逻辑设计基础: 第 7 版/(美)罗斯(Roth, C. H.), (美)金尼(Kinney, L. L)著; 解晓萌, 杨清洪译. —北京: 清华大学出版社, 2016

书名原文: Fundamentals of Logic Design, 7th Edition

信息技术和电气工程学科国际知名教材中译本系列

ISBN 978-7-302-39914-8

I. ①罗… II. ①逻… ②金… ③解… ④杨… III. ①电子计算机—逻辑设计—教材 IV. ①TP302. 2

中国版本图书馆 CIP 数据核字(2015)第 296365 号

责任编辑: 曾 珊

封面设计: 傅瑞学

责任校对: 白 蕾

责任印制: 刘海龙

出版发行: 清华大学出版社

网 址: <http://www.tup.com.cn>, <http://www.wqbook.com>

地 址: 北京清华大学学研大厦 A 座 邮 编: 100084

社 总 机: 010-62770175 邮 购: 010-62786544

投稿与读者服务: 010-62776969, c-service@tup.tsinghua.edu.cn

质量反馈: 010-62772015, zhiliang@tup.tsinghua.edu.cn

课件下载: <http://www.tup.com.cn>, 010-62795954

印 刷 者: 清华大学印刷厂

装 订 者: 北京市密云县京文制本装订厂

经 销: 全国新华书店

开 本: 185mm×260mm 印 张: 41.25

字 数: 998 千字

版 次: 2016 年 1 月第 1 版

印 次: 2016 年 1 月第 1 次印刷

印 数: 1~1500

定 价: 96.00 元

产品编号: 055587-01



译者序

由 Charles H. Roth, Jr. 和 Larry L. Kinney 共同编著的 *Fundamentals of Logic Design* 是有关数字逻辑设计的重要著作之一,在国外有很高的地位和很强的影响力,是国外众多高校“数字逻辑设计”课程采用的经典教材。随着数字逻辑设计技术的不断发展与更新,本书至今已经过多次修订和出版。本书在第 6 版的基础上增删了部分内容,特别是增加了大量的练习题,同时也修正了旧版中存在的问题。

本书面向数字逻辑设计的第一门课程,所以本书对该课程中涉及的基础概念和基本理论知识进行了深入的阐述。在介绍对开关电路进行分析和设计所需的基本数学工具——布尔代数后,本书详细阐述了如何分析和设计逻辑门电路以及中规模组合逻辑器件的相关知识。接着本书深入讲解了触发器和寄存器的理论知识,然后通过将触发器和逻辑门电路相结合,讲解计数器、加法器、序列检测器及与之类似的时序逻辑电路的分析和设计等相关理论和基础知识。本书还系统地讲解了 VHDL 以及该语言在组合逻辑设计、时序逻辑设计和简单数字系统设计中的应用。最后,还介绍了如何使用计算机辅助设计工具实现逻辑设计过程的自动化。

本书作者是数字逻辑设计领域的资深的专家学者,不仅深入阐述了数字逻辑设计的原理、方法,同时还将理论与实际相联系,侧重提高读者的应用能力。为此,相关章节的课后习题安排了模拟练习或实验练习,这些练习可以提高学生对数字逻辑电路设计及测试的实际动手能力。

本书既适合计算机相关专业的学生学习,也适合电子信息工程、自动化等相关专业的学生学习,同时也可作为从事数字电路设计工作人员的参考书籍。为此,本书既可以用于标准讲解式课程,也可用于自选内容式课程。除了标准的学习内容及习题外,书中每一章还安排了学习目标、学习指导以方便读者自学,附录中还有精选的学习指导和习题的答案。

本书由华南理工大学的解晓萌、杨清洪翻译,具体分工为:解晓萌负责第 1~12 章以及序言、附录的翻译工作,杨清洪负责第 13~20 章的翻译工作,全书由解晓萌统稿审校。由于译者水平有限,译文中难免出现不妥之处,敬请读者批评指正。

译 者
2015 年 10 月

 前言 

本书目的

本书针对数字系统逻辑设计的第一门课程进行编写。本书的编写基于这样的前提：学生应该完全理解和学习本课程中的基础概念。这些基本概念的例子有应用布尔代数描述逻辑电路中的信号和连接、使用系统化方法对逻辑电路进行化简、用简单器件互连实现更复杂的逻辑功能、根据时序表和状态转换图对时序逻辑电路进行分析，以及使用控制电路控制数字系统中的事件发生的顺序。

本书尝试在理论与应用之间取得平衡。基于这个原因，本书并没有过分强调开关理论中的数学运算。但是，本书仍然提供了正确理解逻辑设计中基础概念所需的理论。在学习完本书之后，学生应该为学习更先进的数字系统设计课程做好了准备，这些课程强调一些更直观的概念，如数字处理算法的发展、数字系统中子系统的划分，以及使用当前已有的硬件实现数字系统等。另外，学生也为学习开关理论方面的高级课程做好了准备，这些课程进一步拓展了本书中介绍过的某些理论概念。

本书内容

学完本书之后，读者应该可以应用开关理论来解决逻辑设计问题。这意味着既要学习开关电路基础理论，也要学习如何应用这些理论。在简单介绍数字系统之后，读者将学习开关代数，它是布尔代数的特例，是对开关电路进行分析和综合所需的基本数学工具。由对某个问题的文字表述开始，读者将学习如何设计一个逻辑门电路，该电路的输入端和输出端之间的信号具有特定的关系。接着读者将学习触发器的逻辑特性，它可以作为时序开关电路中的存储器件。通过将触发器和逻辑门电路相结合，读者将学习如何设计计数器、加法器、序列检测器以及类似的电路。读者还将学习 VHDL 硬件描述语言，以及该语言在组合逻辑设计、时序逻辑设计和简单数字系统设计中的应用。

随着集成电路技术的发展，更多的部件可以集成到一个芯片上，数字系统会变得越来越复杂，设计这样的复杂系统需要使用 VHDL 这样的硬件描述语言。本书将介绍 VHDL 在逻辑设计方面的应用，着重强调了 VHDL 语句与对应的数字硬件之间的关系。VHDL 允许在用逻辑部件实现数字硬件之前，先在更高层次上对数字硬件进行描述和仿真。用于综合的计算机程序可以把数字系统的 VHDL 描述转换成相应的逻辑器件组合以及它们之间

的互连。虽然使用这样的计算机辅助设计工具有助于实现逻辑设计过程的自动化,但我们仍然坚信在写 VHDL 代码之前,先理解基础逻辑部件功能及其时序是非常重要的。先让读者手工实现数字逻辑,可以让其全面地理解 VHDL 的功能以及不足之处。

自从本书第 1 版出版,虽然用于实现数字系统的技术有了很大的变化,但用于逻辑设计的基本原理并没有改变。真值表和状态转换表依旧用于确定逻辑电路的行为,布尔代数也依旧是逻辑设计的基本数学工具。即使可编程逻辑器件(Programmable Logic Devices, PLD)取代了单独的逻辑门和触发器,为了在更小的 PLD 上实现逻辑表达式,对逻辑表达式的化简依旧是值得的。合理的状态分配也依然重要,因为不合理的分配将导致需要更大的 PLD 来实现一个逻辑表达式。

本书内容组织

虽然在开关理论和逻辑设计领域有许多书籍可供我们选择,但本书既可以作为标准讲解式课程的教材,也可以作为自定学习进度式课程的教材。除了标准的学习内容及习题外,书中还有学习指导及其他帮助内容以方便自学。本书内容共分为 20 章,这些章形成一个合理的逻辑顺序,也就是说掌握前一章的内容通常是学习后续章节的先决条件。每一章包含 4 个部分,首先是学习目标,它准确列出了学完本章后你应该达到的目标。接着是学习指导,它包含有学习任务和学习问题,当学完某一章后,应该能够写出这些问题的答案。紧接其后的是学习内容及部分例题,这一部分与传统的教材类似。当结束某章的学习后,应该重新回顾一下学习目标,确信你已经达到了这些目标。每一章的内容都在自定学习进度式环境下经过大量的课堂测试,并根据读者的反馈做了相应的修改。

需要学习的内容分为三大主要部分。第 1~9 章讲解布尔代数和组合逻辑电路设计问题。第 11~16 章、第 18 章和第 19 章主要关注的是时序逻辑电路的分析和设计问题,这包括算术运算电路的设计。第 10、17 和 20 章介绍硬件描述语言 VHDL 及其在逻辑设计中的应用。

本书既适合计算机科学专业的学生学习,也适合工程专业的学生学习。与逻辑门电路方面有关的内容包含在附录 A 中,以便于计算机专业学生或者其他没有电子电路基础的学生可以方便地跳过这些内容。本书做了一定的安排,即使学生跳过有关奎因-麦克拉斯基(Quine-McCluskey)方法的第 6 章,也不会影响本书的连贯性。与 VHDL 有关的 3 章可以按正常顺序学习,既先学习其他章节后再学习这几章,也可以全部跳过这几章。

补充材料及学习资源

本书还为教师和学生提供了相关的支持材料,这些补充材料都放在出版公司的网站上。若想获取这些额外的课程材料,可以访问网站: www.cengagebrain.com。在该主页顶部的搜索框里输入本书(原书)的 ISBN 号(即 9781133628484),就可以访问到这些资源所在的页面。

教师有关资源

教师可以利用的资源包括一本教师指导手册(*Instructor's Solution Manual, ISM*)，这本手册包含了把本书用作标准课程教材和自定学习进度式课程教材时的建议、每章的测验，以及关于实验仪器和方法的建议。教师指导手册也包含了习题答案、每章测验的答案及实验题的答案。

教师指导手册有纸质版和电子版两种形式。已注册的教师可以在出版商网站上获取电子版指导手册，这个网站还提供一套包含本书所有图片和表格的 PowerPoint 讲稿，以及包含所有公式和例题的 Lecture Builder PowerPoint 讲稿。

学生有关资源

由于计算机在逻辑设计过程中发挥着重要的作用，因此将计算机应用引进到第一门逻辑设计课程中是非常重要的。本书可以使用一个计算机辅助逻辑设计程序，该程序名字是 LogicAid。这个程序可以方便学生根据最小项、真值表及状态转换表推导出简化的逻辑表达式，使学生从许多枯燥的计算中解脱出来，使其在较短时间解决更复杂逻辑设计问题成为可能。LogicAid 还提供了有关卡诺图(Karnough maps)及状态转换图推导的指导和帮助。

有几章包含有仿真练习或实验练习，这些练习提供对逻辑电路进行设计以及对其操作进行测试的机会。逻辑仿真器 SimUaid 可以用于对逻辑设计进行验证。测试所需的实验设备包括带有集成电路触发器和逻辑门的面包板，或者带有可编程逻辑器件的电路板。若无法获得这些设备，可以用 SimUaid 对实验练习进行仿真，或者只当做一个设计问题布置下去，这对于第 8、16 和 20 章尤为重要，因为这些章中的综合设计问题有助于复习和整合前面几章所讲的内容。

DirectVHDL 软件提供了对硬件的 VHDL 描述进行快速检查和仿真的方法。当输入 VHDL 代码时这个软件就会对其语法进行检查，这样就可以在仿真阶段改正尽可能多的语法错误。

与以前版本的变化

本书在第 5 版的基础上做了相当多的改进。增加了可编程逻辑和 VHDL 硬件描述语言，更加强调仿真以及计算机辅助设计在逻辑电路中的重要性，扩充了关于 VHDL、冒险、锁存器以及单跃变状态赋值方面的讨论。书中还增加了大量的习题。第 7 版还有下面几方面的变化：数制系统的介绍重新进行组织，这样可以轻易地跳过原码部分内容。在“布尔代数”这章(即第 2 章)里，先用开关网络和真值表推导出用于定义布尔代数的开关代数定律，然后再推导用于开关代数表达式化简的定理。加法器的介绍也做了扩充，包括了先行进位加法器。书中还包括了多路选择器的其他实现以及高电平有效和低电平有效的介绍，还包括了其他类型的门控锁存器的介绍和异步时序电路的简单介绍。本书还介绍了非完全给定状态转换表以及它们是如何产生的，并且详细地介绍了如何化简非完全给定状态转换表。

本书全面扩充了习题,具有挑战性的习题要比常规练习题的比重更大。另外,伴随本书的逻辑设计和仿真的软件也做了相应的更新和完善。

致谢

用于自学目的书不能因为要提高效率而简单编写,它必须经过多次测试及修订才能完成。我们希望向参与本过程的许多教授、监考老师和学生表示感谢。特别感谢 David Brown 博士,他协助从事自定学习进度式课程的教学,并且对第 5 版的改进提出了许多有帮助的建议。还要特别感谢研究生教学助理 Mark Story,他为第 5 版书设计了大量的新的习题并提供了答案,他还在提高本书内容的一致性与表达的清晰性方面提供了许多建议。

作者尤其感谢本书的许多评审员,他们包括:

Clark Guest, University of California, San Diego

Jayantha Herath, St Cloud State University

Nagarajan Kandasamy, Drexel University

Avinash Karanth Kodi, Ohio University

Jacob Savir, Newark College of Engineering

Melissa C. Smith, Clemson University

Larry M. Stephens, University of South Carolina

欢迎来自读者的反馈,包括批评性的以及欣赏性的反馈。请将你们的评价、关心和建议发送到 globalengineering@cengage.com。

Charles H. Roth, Jr.

Larry L. Kinney

◀ 关于作者 ▶

Charles H. Roth, Jr 是德克萨斯大学奥斯汀分校电子与计算机工程学院名誉教授。他于 1961 年进入德克萨斯大学任教。他在明尼苏达大学获得电子工程学士学位，在麻省理工学院获得电子工程硕士学位和电子工程学位，在斯坦福大学获得电子工程博士学位。他的教学和研究领域包括逻辑设计、数字系统设计、开关理论、微计算机系统和计算机辅助设计等。他在逻辑设计方面开设了一门自定学习进度式的教程，该课程正是本书的基础。他同时也是 *Digital Systems Design Using VHDL* 一书和其他两本书以及数个软件包的作者，他还是超过 50 篇的科技论文和报告的作者或者合作作者。有 6 名博士生和 80 名硕士生在他的指导下获取了学位。他多次获得教学奖励，其中包括因其杰出的工程教学而于 1974 年获得 General Dynamics 奖。

Larry L. Kinney 是明尼苏达大学双子城分校电子与计算机工程学院名誉教授。他分别于 1964 年、1965 年和 1968 年在爱荷华大学获得电子工程学士、硕士和博士学位。他主讲多门课程，包括逻辑设计、微处理器/微计算机系统、计算机设计、开关理论、通信系统与纠错编码等。他主要的研究领域包括数字系统测试、内建自测试、计算机设计、基于微处理器的系统和纠错编码。

◀ 如何自学本书 ▶

如果你想学习本书的所有内容并达到精通的水平,那么对每一章我们推荐下面的学习流程:

(1) 阅读每一章的学习目标。这些学习目标是对学习完各章后应该掌握的内容的简明概括。

(2) 完成学习指导。在学习完此章每个小节之后,写出对应学习指导中问题的答案。在大多数情况下,学习指导中留有空白处以方便你直接将答案写在书上,这样做可使你在以后复习时方便地得到答案。学习指导中的问题通常有助于强调每个小节的重点,也可以指导你更好地理解本小节中的难点。如果你不能回答学习指导中的某些问题,这表明在继续学习之前,你需要再次学习本问题对应小节的内容。本书最后给出了精选出的学习指导问题的答案,剩余问题的答案通常可以在书中找到。

(3) 某些章(第 3、5、6、11、13、14 和 18 章)含有一个或多个循序渐进练习。每个循序渐进练习都会一步一步地引导你解决本书中所遇到的比较难的问题。在完成循序渐进练习时,要确保先把你的答案写在书中为每个部分的练习所提供的空白处,再去查看标准答案和继续完成练习的下一部分。

(4) 完成每一章最后的习题。用提供的答案检查你的答案,若你的答案有错误则需要重做该习题。

(5) 重新阅读每一章的学习目标,确保你已经达到所有目标。若不确定的话,请复习书中的相关的章节。

(6) 如果在自定学习进度式课程中使用本书,只有当你通过了每一章的预备测验后,才能继续下一章的学习。预备测验的目的是确定你已经掌握了某一章的学习目标,这样就可以继续学习下一章。测验中的问题直接与这一章的学习目标有关。因此,如果你已经完成学习指导,并且做出了学习指导中所有的问题以及布置给你的习题,那么你将轻松地通过这个测验。



目录

第 1 章 数制系统与转换	1
学习目标	1
学习指导	1
1.1 数字系统与开关电路	3
1.2 数制系统与转换	5
1.3 二进制运算	8
1.4 负数的表示	10
1.5 二进制编码	15
习题	17
第 2 章 布尔代数	22
学习目标	22
学习指导	22
2.1 介绍	27
2.2 基本运算	27
2.3 布尔表达式和真值表	29
2.4 基本定理	31
2.5 交换律、结合律、分配律与德摩根定律	32
2.6 化简定理	35
2.7 展开及因式分解	36
2.8 布尔表达式求反	38
习题	39
第 3 章 布尔代数(续)	45
学习目标	45
学习指导	45
3.1 表达式的展开及因式分解	48
3.2 异或与同或运算	50
3.3 蕴含定理	52

3.4 开关表达式的代数化简	53
3.5 等式成立的证明	55
循序渐进练习	56
习题	60
第4章 布尔代数的应用、最小项与最大项展开式	64
学习目标	64
学习指导	64
4.1 文字描述向布尔表达式的转化	68
4.2 用真值表设计组合逻辑	70
4.3 最小项与最大项展开式	71
4.4 标准最小项与最大项展开式	74
4.5 非完全给定函数	75
4.6 真值表构建实例	76
4.7 二进制加法器与减法器的设计	79
习题	85
第5章 卡诺图	93
学习目标	93
学习指导	93
5.1 开关函数的最简形式	101
5.2 二变量卡诺图和三变量卡诺图	103
5.3 四变量卡诺图	107
5.4 用基本首要蕴含项确定最简表达式	108
5.5 五变量卡诺图	113
5.6 卡诺图的其他应用	115
5.7 卡诺图的其他形式	117
循序渐进练习	117
习题	122
第6章 奎因-麦克拉斯基法	129
学习目标	129
学习指导	129
6.1 首要蕴含项的确定	133
6.2 首要蕴含项表	136
6.3 Petrick 方法	138
6.4 非完全给定函数的化简	139
6.5 采用代入变量的卡诺图化简	140
6.6 小结	142

循序渐进练习	142
习题	146
第 7 章 多级门电路/与非门和或非门	150
学习目标	150
学习指导	150
7.1 多级门电路	153
7.2 与非门和或非门	157
7.3 两级与非门和或非门电路设计	158
7.4 多级与非门和或非门电路设计	161
7.5 用门的替代符号转换电路	162
7.6 二级、多输出电路的设计	165
7.7 多输出与非门和或非门电路	168
习题	169
第 8 章 用门电路设计和模拟组合电路	175
学习目标	175
学习指导	175
8.1 复习组合电路设计	177
8.2 使用扇入受限的门设计电路	178
8.3 门延迟和时序图	180
8.4 组合逻辑的冒险	181
8.5 逻辑电路的仿真与测试	186
习题	189
设计题	192
第 9 章 多路选择器、译码器和可编程逻辑器件	196
学习目标	196
学习指导	196
9.1 简介	201
9.2 多路选择器	201
9.3 三态缓冲器	205
9.4 译码器和编码器	208
9.5 只读存储器	210
9.6 可编程逻辑器件	214
9.7 复杂可编程逻辑器件	218
9.8 现场可编程门阵列	219
习题	223

第 10 章 VHDL 的介绍	229
学习目标	229
学习指导	229
10.1 组合电路的 VHDL 描述	232
10.2 多路选择器的 VHDL 模型	236
10.3 VHDL 模块	238
10.4 信号与常量	242
10.5 数组	244
10.6 VHDL 运算符	246
10.7 包与库	247
10.8 IEEE 标准逻辑	249
10.9 VHDL 代码的编译与仿真	251
习题	253
设计题	257
第 11 章 锁存器与触发器	261
学习目标	261
学习指导	261
11.1 简介	264
11.2 S-R 锁存器	265
11.3 门控锁存器	269
11.4 边沿触发 D 触发器	272
11.5 S-R 触发器	274
11.6 J-K 触发器	275
11.7 T 触发器	276
11.8 带有附加输入端的触发器	277
11.9 异步时序电路	279
11.10 小结	281
习题	282
循序渐进练习	289
第 12 章 寄存器与计数器	292
学习目标	292
学习指导	292
12.1 寄存器和寄存器传输	295
12.2 移位寄存器	299
12.3 二进制计数器的设计	303
12.4 其他序列的计数器	308

12.5 应用 S-R 触发器和 J-K 触发器设计计数器	312
12.6 触发器输入方程的推导——小结	316
习题	319
第 13 章 时序电路分析	328
学习目标	328
学习指导	328
13.1 序列奇偶校验器	332
13.2 信号跟踪及时序图分析	334
13.3 状态转换表与状态转换图	337
13.4 时序电路的通用模型	343
循序渐进练习	346
习题	350
第 14 章 状态转换图与状态转换表的推导	360
学习目标	360
学习指导	360
14.1 序列检测器的设计	363
14.2 更复杂的设计问题	367
14.3 构建状态转换图的方法	371
14.4 串行数据代码的转换	376
14.5 字母数字状态转换图标注	379
14.6 不完全确定的状态转换表	380
循序渐进练习	381
习题	386
第 15 章 状态转换表的化简及状态赋值	395
学习目标	395
学习指导	395
15.1 冗余状态的消除	401
15.2 等价状态	403
15.3 使用隐含表确定状态的等价性	404
15.4 等价的时序电路	406
15.5 化简不完全确定的状态表	407
15.6 触发器输入方程式的推导	409
15.7 等价状态的赋值	412
15.8 状态赋值的方法	415
15.9 单跃变状态赋值的使用	419
习题	421

第 16 章 时序电路设计	434
学习目标	434
学习指导	434
16.1 时序电路设计方法小结	436
16.2 设计实例——代码转换器	436
16.3 迭代电路的设计	439
16.4 使用 ROM 和 PLA 设计时序电路	442
16.5 使用 CPLD 设计时序电路	445
16.6 使用 FPGA 设计时序电路	448
16.7 时序电路的仿真与测试	450
16.8 计算机辅助设计概述	454
设计题	456
补充习题	460
第 17 章 时序逻辑中的 VHDL	466
学习目标	466
学习指导	466
17.1 使用 VHDL 进程建立触发器模型	469
17.2 使用 VHDL 进程建立寄存器和计数器模型	472
17.3 使用 VHDL 进程建立组合逻辑模型	477
17.4 时序机建模	479
17.5 VHDL 代码的综合	484
17.6 更多关于进程和顺序语句的内容	487
习题	488
仿真习题	498
第 18 章 算术运算电路	500
学习目标	500
学习指导	500
18.1 带累加器的串行加法器	501
18.2 二进制乘法器的设计	504
18.3 二进制除法器的设计	508
循序渐进练习	514
习题	516
第 19 章 使用 SM 图的状态机设计	526
学习目标	526
学习指导	526

19.1 状态机图	527
19.2 SM 图的导出	531
19.3 SM 图的实现	535
习题	539
第 20 章 数字系统设计中的 VHDL	546
学习目标	546
学习指导	546
20.1 串行加法器的 VHDL 代码	548
20.2 二进制乘法器的 VHDL 代码	549
20.3 二进制除法器的 VHDL 代码	559
20.4 掷骰子游戏模拟器的 VHDL 代码	560
20.5 结束语	563
习题	564
实验设计习题	566
附录	569
附录 A MOS 及 CMOS 逻辑	569
附录 B VHDL 语言小结	574
附录 C 编写可综合的 VHDL 代码的提示	578
附录 D 定理的证明	580
附录 E 精选的学习指导和习题的答案	581
参考文献	638