


MC68HC11A8 单片机

应用技术手册

王军忠 编



电子工业出版社



MC68HC11A8 单片机

应用技术手册

王军忠 编

电子工业出版社

(京)新登字 055 号

内 容 提 要

MC68HC11A8 单片机是 MOTOROLA 公司 M68HC11 系列 8 位单片机中,最基本也是重要的机型。本书以该种单片机为例,较为详细地介绍了它的结构、工作方式、片内存储器、并行 I/O 口、串行通信接口、串行外围接口、模/数转换器、可编程定时器等内容。对于它的指令系统,本书用了相当的篇幅作介绍,极有助于汇编程序设计。

本书的编写力求深入浅出,注重实用性,对不同程度的单片机使用者均有一定的参考价值,故可供高等院校相关专业的本科生、研究生和从事单片机应用开发的技术人员阅读。

MC68HC11A8 单片机

应用技术手册

王军忠 编

责任编辑:杨福成(特约) 秦梅

*

电子工业出版社出版(北京市万寿路)

电子工业出版社发行 各地新华书店经售

北京市艺辉胶印厂 印刷

*

开本: 787×1092 毫米 1/32 印张: 13 字数: 300 千字

1995 年 8 月第 1 版 1995 年 8 月第 1 次印刷

书号: 7-5053-2876-X/TP. 846

印数: 5000 册 定价: 18.00 元

前 言

MOTOROLA 公司是世界上著名的集成电路制造厂家。据统计资料表明,在 8 位单片机世界销售量中,MOTOROLA 公司的 8 位单片机居领先地位。在我国,人们也逐步认识到 MOTOROLA 单片机的优越性,并已在工业控制、机械、化工行业、汽车、家用电器、智能化仪表等方面得到了广泛应用。中国作为世界单片机市场的一部分,随着各行各业自动化程度的提高,肯定会有越来越多的 MOTOROLA 单片机得到应用。其雄劲的发展势头,使我们相信:掌握了 MOTOROLA 单片机的技术,就会在应用单片机产品的世界市场中站稳脚跟。这正是作者编写这本书的目的。

从单片机的发展趋势来看,在以后相当长的一段时期内,8 位单片机将依然是单片机应用的主流。M68HC11 系列增强型 8 位 MCU(Microcontroller Unit)是 MOTOROLA 公司 80 年代~90 年代的产品,具有性能全面、技术先进等一系列优点。它将 RAM、ROM、EPROM、EEPROM、定时器、串行通信接口 SCI、串行外围接口 SPI、A/D 转换器、锁相环等集成为一体,所以其功能很强,硬件电路简单,使用很方便,总线速度可达 2MHz,采用全静态设计后,又进一步降低了功耗。

M68HC11 系列的 8 位单片机共有 20 种左右。如果把这么多的单片机罗列到一本书中,势必让人觉得无从下手,不知该从哪儿学起。所以作者就从中选出一种最基本、最具有代表性的——MC68HC11A8 单片机进行介绍。只要了解了该种单片机的性能,就能掌握整个 M68HC11 系列的单片机,将会达到事半功倍的效果。

全书由十章和附录构成。这十章包括引言、信号描述与工作方式、片内存储器、并行 I/O 口、串行通信接口 SCI、串行外围接口 SPI、模/数转换器、可编程定时器、实时中断、脉冲累加器、复位、中断、低功耗方式、CPU、寻址方式以及指令系统等。在这十章中,对指令系统详尽的解释和说明是本书的一大特色,对于汇编语言程序设计有很重要的参考价值。附录部分列出了对设计硬件电路极为有用的资料。

由于时间仓促,加之学识浅薄,书中疏漏、错误之处一定难免,万望广大读者予以斧正。

王军忠

于中国矿业大学北京研究生部

目 录

前 言	(1)
第一章 引 言	(1)
1.1 特 征	(1)
1.2 一 般 描 述	(1)
1.3 编 程 者 的 模 式	(2)
1.4 M68HC11 系列概 述	(3)
第二章 信号描述与工作方式	(5)
2.1 信 号 引 脚 描 述	(5)
2.1.1 电源输入端(V_{DD})和地线(V_{SS})	(5)
2.1.2 复位(RESET)端	(5)
2.1.3 晶体驱动和外部时钟输入端(XTAL,EXTAL)	(5)
2.1.4 E 选 钟 输出 端(E)	(5)
2.1.5 中 断 请求 端(IRQ)	(6)
2.1.6 非 屏 蔽 中 断 请求 端(XIRQ)	(6)
2.1.7 方 式 A/装 入 指 令 寄 存 器(MODA/LIR)和方 式 B/备 用 电 源 MODB/VsiBV	(6)
2.1.8 A/D 转 换 器 的 参 考 电 压(V_{RL}, V_{RH})	(7)
2.1.9 选 通 B 和 读 /写 端(STRB/R/W)	(7)
2.1.10 选 通 A 和 地 址 选 通 信 号(STRA/AS)	(7)
2.1.11 口 引 脚	(7)
2.1.11.1 A 口	(8)
2.1.11.2 B 口	(8)
2.1.11.3 C 口	(8)
2.1.11.4 D 口	(8)
2.1.11.5 E 口	(8)
2.2 工 作 方 式	(9)
2.2.1 单 片 工 作 方 式	(10)
2.2.2 扩 展 工 作 方 式	(10)
2.2.3 特 殊 自 引 导 工 作 方 式	(10)
2.2.4 另 外 的 自 引 导 装 入 程 序 方 式	(11)
2.2.5 特 殊 测 试 工 作 方 式	(12)
第三章 片内存储器	(13)
3.1 存 储 器 映 射	(13)
3.2 RAM 和 I/O 映 像 寄 存 器(INIT)	(16)
3.3 ROM	(17)
3.4 RAM	(17)

3.5 EEPROM	(17)
3.5.1 EEPROM 编程控制寄存器(PPROG)	(18)
3.5.2 编程/擦除内部的 EEPROM	(19)
3.5.2.1 读	(19)
3.5.2.2 编程	(19)
3.5.2.3 块擦除	(19)
3.5.2.4 行擦除	(20)
3.5.2.5 字节擦除	(20)
3.5.3 系统设置寄存器(CONFIG)	(20)
3.5.3.1 CONFIG 寄存器的编程和擦除	(21)
3.5.3.2 设置机构的操作	(22)
第四章 并行 I/O	(23)
4.1 通用 I/O 口(PC 口和 PD 口)	(23)
4.2 固定方向 I/O 口(PA 口,PB 口和 PE 口)	(23)
4.3 简单选通 I/O 口	(23)
4.3.1 选通输入口 C	(23)
4.3.2 选通输出 PB 口	(24)
4.4 全应答 I/O	(24)
4.4.1 输入应答协议	(24)
4.4.2 输出应答协议	(25)
4.5 并行 I/O 控制寄存器(PIOC)	(25)
第五章 串行通信接口(SCI)	(28)
5.1 综述和特征	(28)
5.2 数据格式	(28)
5.3 唤醒特征	(29)
5.4 接收数据(RxD)	(29)
5.5 起始位检测	(30)
5.6 发送数据(TxD)	(31)
5.7 功能描述	(32)
5.8 SCI 寄存器	(33)
5.8.1 串行通信数据寄存器(SCDR)	(33)
5.8.2 串行通信控制寄存器 1(SCCR1)	(34)
5.8.3 串行通信控制寄存器 2(SCCR2)	(34)
5.8.4 串行通信状态寄存器(SCSR)	(35)
5.8.5 波特率寄存器(BAUD)	(36)
第六章 串行外围接口(SPI)	(39)
6.1 概述与特征	(39)
6.2 SPI 信号描述	(39)
6.2.1 主机输入从机输出(MISO)方式	(39)
6.2.2 主机输出从机输入(MOSI)方式	(39)
6.2.3 串行时钟(SCK)	(40)

6.2.4 从机选择(S5)	(40)
6.3 功能描述	(41)
6.4 SPI 寄存器	(42)
6.4.1 串行外围控制寄存器(SPCR)	(42)
6.4.2 串行外围状态寄存器(SPSR)	(43)
6.4.3 串行外围数据 I/O 寄存器(SPDR)	(44)
第七章 模拟/数字转换器	(45)
7.1 转换过程	(45)
7.2 通道分配	(45)
7.3 单通道操作	(45)
7.4 多通道转换操作	(46)
7.5 在 STOP 和 WAIT 方式下的转换操作	(47)
7.6 A/D 控制/状态寄存器(ADCTL)	(47)
7.7 A/D 结果寄存器 1,2,3,和 4(ADR1,ADR2,ADR3,ADR4)	(48)
7.8 A/D 上电和时钟选择	(49)
第八章 可编程定时器、定时中断和脉冲累加器	(50)
8.1 可编程定时器	(50)
8.1.1 计数器	(50)
8.1.2 输入捕捉	(50)
8.1.3 输出比较	(51)
8.1.4 输出比较 1 I/O 引脚控制	(51)
8.1.5 定时器比较强制寄存器(CFORC)	(51)
8.1.6 输出比较 1 屏蔽寄存器(OCIM)	(52)
8.1.7 输出比较 1 数据寄存器(OC1D)	(52)
8.1.8 定时器控制寄存器 1(TCTL1)	(52)
8.1.9 定时器控制寄存器 2(TCTL2)	(53)
8.1.10 定时器中断屏蔽寄存器 1(TMSK1)	(53)
8.1.11 定时器中断标志寄存器 1(TFLG1)	(53)
8.1.12 定时器中断屏蔽寄存器 2(TMSK2)	(54)
8.1.13 定时器中断标志寄存器 2(TFLG2)	(55)
8.2 实时中断	(55)
8.3 脉冲累加器	(56)
8.4 脉冲累加器控制寄存器(PACTL)	(56)
第九章 复位、中断和低功耗方式	(58)
9.1 复位	(58)
9.1.1 外部RESET脚	(58)
9.1.2 上电复位	(58)
9.1.2.1 CPU	(59)
9.1.2.2 存储器映像	(59)
9.1.2.3 并行 I/O	(59)
9.1.2.4 定时器	(60)

9.1.2.5 实时中断	(61)
9.1.2.6 脉冲累加器	(61)
9.1.2.7 COP	(61)
9.1.2.8 SCI 串行 I/O	(61)
9.1.2.9 SPI 串行 I/O	(61)
9.1.2.10 A/D 转换器	(61)
9.1.2.11 系统	(61)
9.1.3 计算机工作正常(COP)复位	(61)
9.1.4 时钟监视器复位	(62)
9.1.5 设置选择寄存器(OPTION)	(63)
9.2 中断	(64)
9.2.1 软件中断(SWI)	(64)
9.2.2 非法操作码陷阱	(66)
9.2.3 在条件码寄存器里的中断屏蔽位	(66)
9.2.4 优先级结构	(66)
9.2.5 最高优先级 I 中断寄存器(HPRI0)	(67)
9.3 低功耗方式	(72)
9.3.1 WAIT 指令	(72)
9.3.2 STOP 指令	(73)
第十章 CPU 寻址方式及指令系统	(75)
10.1 CPU 寄存器	(75)
10.1.1 累加器 A 和 B	(75)
10.1.2 变址寄存器 X(IX)	(76)
10.1.3 变址寄存器 Y(IY)	(76)
10.1.4 堆栈指针(SP)	(76)
10.1.5 程序计数器(PC)	(76)
10.1.6 条件码寄存器(CCR)	(76)
10.1.6.1 进位/借位(C)	(76)
10.1.6.2 溢出(V)	(76)
10.1.6.3 零(Z)	(76)
10.1.6.4 负(N)	(76)
10.1.6.5 中断屏蔽(I)	(76)
10.1.6.6 半进位(H)	(76)
10.1.6.7 X 中断屏蔽(X)	(77)
10.1.6.8 禁止 STOP(S)	(77)
10.2 寻址方式	(77)
10.2.1 立即寻址(IMM)	(77)
10.2.2 直接寻址(DIR)	(77)
10.2.3 扩展寻址(EXT)	(77)
10.2.4 变址寻址(IND,X;IND,Y)	(77)
10.2.5 隐含寻址(INH)	(78)
10.2.6 相对寻址(REL)	(78)

10.2.7 前置字节	(78)
10.3 指令系统	(78)
10.3.1 简 介	(78)
10.3.2 专用符	(78)
ABA 累加器 B 与累加器 A 相加	(81)
ABX 累加器 B 与变址寄存器 X 相加	(82)
ABY 累加器 B 与变址寄存器 Y 相加	(82)
ADC 带进位加	(83)
ADD 不带进位加	(83)
ADDD 双累加器加	(84)
AND 逻辑与	(85)
ASL 算术左移(同 LSL 指令)	(86)
ASLD 双累加器的算术左移(同 LS LD 指令)	(86)
ASR 算术右移	(87)
BCC 进位位为 0 时转移(同 BHS 指令)	(88)
BCLR 清零存储器中的一位或多位	(89)
BCS 进位位为 1 时转移(同 BLO)	(89)
BEQ 如果相等则转移	(90)
BGE 如果大于或等于 0, 则转移	(91)
BGT 如果大于 0 则转移	(92)
BHI 如果高于, 则转移	(93)
BHS 如果高于或相同则转移(同 BCC 指令)	(94)
BIT 位测试	(95)
BLE 如果小于或等于 0, 则转移	(96)
BLO 如果低于, 则转移(同 BCS 指令)	(97)
BLS 如果低于或相同, 则转移	(97)
BLT 如果小于 0 就转移	(98)
BMI 如果是负数就转移	(99)
BNE 如果不等于 0, 就转移	(100)
BPL 如果是正数, 就发生转移	(101)
BRA 无条件转移	(102)
BRCLR 如果位清零就转移	(103)
BRN 不转移	(103)
BRSET 如果位置位, 则转移	(104)
BSET 对存储单元中的位置位	(105)
BSR 转移到子程序	(105)
BVC 如果溢出位清零则转移	(106)
BVS 如果溢出位置位则转移	(107)
CBA 两个累加器比较	(108)
CLC 进位位清零	(109)
CLI 清零中断屏蔽位	(109)
CLR 清零	(109)
CLV 清零二进制补码溢出位	(110)

CMP	比较	(110)
COM	取反	(111)
CPD	比较双累加器和 16 位存储器	(112)
CPX	比较变址寄存器 X 和 16 位存储器	(112)
CPY	比较变址寄存器 Y 和 16 位存储器。	(113)
DAA	ACCA 的十进制调整	(114)
DEC	减 1	(115)
DES	堆栈指针减 1	(116)
DEX	变址寄存器 X 减 1	(116)
DEY	变址寄存器 Y 减 1	(117)
EOR	异或	(117)
FDIV	小数除法	(118)
IDIV	整数除法	(119)
INC	加 1	(119)
INS	堆栈指针加 1	(120)
INX	变址寄存器 X 加 1	(120)
INY	变址寄存器 Y 加 1	(121)
JMP	跳转	(121)
JSR	转移到子程序	(122)
LDA	累加器送值	(122)
LDD	双累加器送值	(123)
LDX	变址寄存器 X 送值	(124)
LDY	变址寄存器 Y 送值	(125)
LSL	逻辑左移(与 ASL 相同)	(125)
LSLD	双累加器逻辑左移(与 ASLD 相同)	(126)
LSR	逻辑右移	(127)
LSRD	双累加器逻辑右移	(128)
MUL	无符号数相乘	(128)
NEG	取补	(129)
NOP	空操作	(130)
ORA	求“或”	(130)
PSH	把数据压入堆栈	(131)
PSHX	把变址寄存器 X 压入堆栈	(131)
PSHY	把变址寄存器 Y 压入堆栈	(132)
PUL	从堆栈中弹出数据	(133)
PULX	把变址寄存器 X 从堆栈中弹出	(133)
PULY	把变址寄存器 Y 从堆栈中弹出	(134)
ROL	循环左移	(134)
ROR	循环右移	(135)
RTI	中断返回	(136)
RTS	子程序返回	(137)
SBA	累加器相减	(138)
SBC	带进位位减	(138)

SEC 置位进位位	(139)
SEI 置位中断屏蔽位	(139)
SEV 置位二进制补码溢出位	(140)
STA 存累加器	(140)
STD 存双累加器	(141)
STOP 停止操作	(142)
STS 存堆栈指针	(142)
STX 存变址寄存器 X	(143)
STY 存变址寄存器 Y	(144)
SUB 累加器减去存储器	(144)
SUBD 双累加器减去存储器	(145)
SWI 软件中断	(146)
TAB 累加器 A 向累加器 B 传送	(147)
TAP 累加器 A 向条件码寄存器传送	(147)
TBA 累加器 B 向累加器 A 传送	(148)
TEST 测试操作(仅用于测试方式)	(149)
TPA 条件码寄存器向累加器 A 发送	(149)
TST 测试	(150)
TSX 堆栈指针向变址寄存器 X 传送	(151)
TSY 堆栈指针向变址寄存器 Y 传送	(151)
TXS 从变址寄存器 X 向堆栈指针发送	(152)
TYS 从变址寄存器 Y 向堆栈指针发送	(152)
WAI 等待中断	(153)
XGDX 交换双累加器和变址寄存器 X	(154)
XGDY 交换双累加器和变址寄存器 Y	(154)
10.3.3 指令分类	(155)
附录 A 典型电路	(162)
附录 B 电气特性	(165)
附录 C 引脚图	(182)
主要参考文献	(184)

第一章 引言

HCMOS MC68HC11A8 是一种高档 8 位微处理器(MCU)，它有很高的片内外围性能。由于使用了新的设计技术，从而使它获得了令人满意的 2MHz 总线速度。此外，它的全静态设计，允许它工作在频率为零的 DC 状态，也进一步降低了功率损耗。

1.1 特征

以下是 A8(MC68HC11A8，以下均简称 A8)的硬件和软件性能要点。

硬件特征：

- 8k 字节的 ROM。
- 512 字节的 EEPROM，用字节擦除、写入。
- 256 字节的 RAM(可用备用电源保存其内容)，可重定位于 4K 存储区中。
- 高性能 16 位定时器系统。4 级可编程预分频器；3 个输入捕捉功能；5 个输出比较功能。
- 8 位脉冲累加器电路。
- 高性能的 NRZ 串行通讯接口(SCI)。
- 串行外围接口(SPI)。
- 8 通道，8 位模/数(A/D)转换器。
- 实时中断电路。
- 计算机工作正常(COP)“看门狗”系统(Watchdog System)。
- 有双列直插式封装(DIP)和 PLCC 两种封装形式。

软件特征：

- 高级的 M6800/M6801 指令系统。
- 有 16 位与 16 位的整数和小数两条除法指令。
- 位处理能力。
- WAIT 方式。
- STOP 方式。

1.2 一般描述

用于 MC68HC11A8 的高密度 CMOS 技术(HCMOS)，把小尺寸高速度与 CMOS 的低功耗高抗扰性结合在一起。片内存储器系统包括 8K 字节的 ROM，512 字节的电可擦型可编程 ROM(EEPROM)和 256 字节的静态 RAM。

片内提供了主要的外围功能。一个 8 位分辨率的 8 通道 A/D 转换器；一个异步串行通

讯接口(SCI)和一个独立的同步串行外围接口(SPI);一个自由运行的主16位定时器系统有3条输入捕捉线,5条输出比较线;一实时中断功能;一个8位脉冲累加器子系统可对外部事件进行计数或测量外部周期。

片内还包括一个自检测电路,以防系统出错。一个计算机操作正常(COP)“看门狗”系统可保护软件,以免出错。时钟监视系统,在失去时钟或时钟运行太慢时能自动产生系统复位。非法操作码检测电路能在检测到一个非法操作码后产生一个非屏蔽中断。

两种可由软件控制的工作方式:WAIT 和 STOP 方式,这是两种省电工作方式。

MC68HC11A8 的方块图示于图 1-1 中。




图 1-1 MC68HC11A8 的基本结构

1.3 编程者的模式

A8除了可以执行所有的M6800和M6801指令外,它还可以执行91种新操作码。图1-2所示为可供编程者选用的7种CPU寄存器。

7	A	0	7	B	0	8位累加器 A 和 B
15			D		0	或 16 位双累加器 D
15			IX		0	变址寄存器 X
15			IX		0	变址寄存器 Y
15			SP		0	堆栈指针
15			PC		0	程序计数器




图 1-2 程序设计模式

1.4 M68HC11 系列概述

本书着重介绍了 MC68HC11A8 型，并以此作为其它型号的原始参考。该系列几种型号间的差异主要在于存储器类型和数目方面。A 系列('A8、'A1、和'A0)是 M68HC11 系列的基础。

注意,每一主要系列都有 $\times 8$ 、 $\times 1$ 和 $\times 0$ 的变种。这些变种都使用相同的晶片。系统设置(CONFIG)寄存器是由EEPROM单元构成的,用于半永久性地禁止 $\times 1$ 变种的ROM。在 $\times 0$ 变种里,没有ROM和EEPROM。

B 系列是早期的实验型机。该系列机没有片内用于 EEPROM 编程的电荷泵，并且也不支持字节的擦除。当需要对 EEPROM 进行编程时，要求外部提供一个 19V 的电压到方式 B (MODB)引脚。MODB 引脚定义为：5V 时执行普通工作方式；1.8 倍的 V_{DD} 时执行特殊工作方式。

MC68HC11A2 是 A 系列的无 ROM 变种。该机主要用于扩展多机工作方式系统中，此系统的程序存储器在片外。对于那些程序存储，只需 2K 或更少的低容量适用场合，可把 A2 用于单片工作方式。

E 系列用于定时器需有 4 个输入捕捉功能,系统需要更多的 ROM 或 RAM 的场合。该系列进行了修正,把以前的 5 个输出比较功能设置为既有输出比较功能,又可作为 4 输入捕捉功能。RAM 的数量增加到了 512 字节,ROM 的数量增加到了 12K 字节。

所有的 A 系列型机都有 52 脚的 QUAD 塑料封装形式和 48 引脚的双列直插式封装形

式。

注意： 在 48 引脚的双列直插式封装形式中，A/D 转换的 4~7 通道是没有的。

D 系列是 M68HC11 的经济型。移去了 A/D 转换器，这样就可以使用传统的 40 引脚双列直插式封装形式。在 40 脚封装中，虽然两个输出比较功能仍可用作软件定时器，但它们并未连到引脚。在 44 引脚的 QUAD 封装形式中，也有 D 系列。存储器的数量降低为 4K 的 ROM 和 192 字节的 RAM。

表 1-1 和本节内容描述了当前几种 M68HC11 系列单片机的概况

型号	ROM	EEPROM	RAM	CONFIG ³	说明
MC68HC11A8	8K	512	256	\$0F	所有系列以此为基础制造
MC68HC11A1	0	512	256	\$0D	除 ROM 被禁止外，其它与'A8 同
MC68HC11A0	0	0	256	\$0C	除 ROM 和 EEPROM 禁止外，其余同'A8
XC68HC11B8	8K	512 ¹	256	\$0F	早期实验型
XC68HC11B1	0	512 ¹	256	\$0D	ROM 被禁止的'B8
XC68HC11B0	0	0	256	\$0C	ROM 和 EEPROM 被禁止的'B8
MC68HC11E9	12K	512	512	\$0F	4 输入捕捉和较大的 RAM 与 12kROM ⁴
MC68HC11E1	0	512	512	\$0D	ROM 被禁止的'E9
MC68HC11E0	0	0	512	\$0C	ROM 和 EEPROM 被禁止的'E9
MC68HC11E2	0	2K ²	256	\$FF	对扩展系统无 ROM 部分
MC68HC11D3	4K	0	192	N/A	经济型，无 A/D 并且存储器较小

1. B 系列的 EEPROM 编程时需外部提供 19V 电压，并且不能进行字节擦除。
2. 利用 CONFIG 寄存器中的 4 位，该 2K EEPROM 可重定位于任一 4K 空间。
3. 该表中 CONFIG 寄存器值反映了它从 Motorola 装货前编入的值。
4. 该型 1988 年面世。

第二章 信号描述与工作方式

本章介绍信号描述与工作方式。当单片机工作于扩展方式时,就会有 18 个引脚改变它们原来的功能,而成为扩展地址/数据总线。

2.1 信号引脚描述

下面的内容给出了输入/输出信号的描述。对于所执行的功能,其它章可能包含有更详细的说明,如果需要,可作为参考。

2.1.1 电源输入端(V_{DD})和地线(V_{SS})

电源通过这两个脚供给单片机。 V_{DD} 是正电源输入, V_{SS} 是地。尽管 MC68HC11A8 是一个 CMOS 器件,它的许多引脚上的信号传输还是很快的。甚至当它工作在低时钟速率时, V_{DD} 也会有一些短时的上升和下降。通过对 MCU 进行旁路这种特殊保护措施来提供良好的电源电压。推荐的旁路方法包括在 V_{DD} 和 V_{SS} 引脚之间接一个 $0.1\mu F$ 的瓷片电容,和该电容物理地邻近 V_{DD} 和 V_{SS} 之一。一个容量与系统中电路有关的电容也应该连到电路板上。

2.1.2 复位(RESET)端

该信号端为低有效,双向控制脚,它既是把 MC68HC11A8 初始化为已知的启动状态的引脚,又是一个用于指示内部错误的开漏极输出信号,内部错误指的是检测到时钟监视器或计算机操作正常(COP)出差错。这个复位信号不同于用于其它的 Motorola MCU 的复位信号。请参考第九章:复位、中断和低功耗方式。以便在设计产生或监视该信号的电路前,获得更详细的资料。

2.1.3 晶体驱动和外部时钟输入端(XTAL,EXTAL)

这两个脚可连接晶振,或外部 CMOS 兼容的时钟源,以控制内部时钟发生器电路。从这些脚上输入的频率应 4 倍于所需的 E 时钟速率。当使用一个外部 CMOS 兼容的时钟源而连到 EXTAL 脚时,XTAL 引脚通常是悬空的。然而,为减小射频干扰噪声,可接一个 $10\sim100K$ 的电阻至地。XTAL 引脚输出通常只用于驱动晶振。


XTAL 输出可加一个像 74HC04 的高输入阻抗缓冲器进行缓冲,或用于驱动另一片 MC68HC11 的 EXTAL 输入端。

在各种情况下,在振荡器引脚周围的布线一定要格外小心。

振荡器电路中的负载电容包括所有的杂散布线电容。图 2-1、2-2 和 2-3 是振荡器电路的参考图。

2.1.4 E 时钟输出端(E)

这是内部产生的 E 时钟输出端,用于基本的定时参考信号。E 时钟输出的频率为从



* 此电容值包含所有分布、杂散电容值。

图 2-1 普通晶振电路




图 2-2 用外部时钟源时的连结




图 2-3 一个晶振驱动两个 MCU

XTAL 和 EXTAL 脚上输入频率的四分之一。在 E 时钟输出为低时, MCU 进行内部处理; 为高时, 访问数据。当 MCU 处于 STOP 状态时, 暂停 E 时钟输出。

2.1.5 中断请求端(\overline{IRQ})

\overline{IRQ} 输入用于向 MC68HC11A8 申请一个异步中断。它可编程选择(OPTION 寄存器)为电平触发或负跳变触发, 并且在复位时总被设置为电平触发。 \overline{IRQ} 引脚需要一个上拉电阻(一般为 $4.7\text{K}\Omega$)接到 V_{DD} 。

在工厂测试时, \overline{IRQ} 引脚也可用作大容量的 V_{PP} 编程电压源。这允许在单一编程操作时, 对 EEPROM 的一半字节进行并行编程。

2.1.6 非屏蔽中断请求端(\overline{XIRQ})

在复位初始化后, 它用作非屏蔽中断请求输入端。在复位时, 条件码寄存器中的 X 位被置位, 在用 MCU 软件对它清零前, 任何中断都将被屏蔽。 \overline{XIRQ} 输入为电平有效, 需要一个上拉电阻接到 V_{DD} 。

2.1.7 方式 A/装入指令寄存器(MODA/LIR)和方式 B/备用电源(MODB/ V_{STBY})

在复位时, MODA 和 MDOB 用于选择 4 种工作方式之一, 参见表 2-1。2.2 节的“工作方式”给出了更详尽的信息。